5章—三级结构的存储器.pptVIP

第5章 多级结构的存储器系统 * Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 5.1 三级结构的存储器系统概述 5.2 主存储器的组成原理与设计 5.3 外存储器设备与磁盘阵列技术 5.4 高速缓冲存储器 5.5 虚拟存储器部件 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 由静态存储器构成。 又称为 Cache，L2 特点:读写速度最快,成本高,不需要刷新。 由动态存储器构成。 又称为随机存储器(内存条)。 特点：读写速度快（低于缓存），成本低，容量大，需要刷新。 由硬盘上的一块存储空间构成。又称虚盘。 特点：读写速度慢，容量最大。 CPU首先到缓存中读取数据，如果没有，就到内存中去读取数据，再没有，就到硬盘中去找数据。 这样的存储方式，就称为三级结构的存储器系统。 5.1 三级结构的存储器系统概述 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 5.2 主存储器的组成原理与设计 1、主存储器概述： 主存储器就是人们通常所说的内存。主存储器用来存放正在运行中的的程序和相关数据。主存储器的读写速度和存储容量，直接影响到计算机系统的速度。 读写速度：读写一个存储单元必须的时间， 例如：60ns.存储周期：连续 两次读写时间间隔。 存储容量：一般以字节来表示，1Byte(字节)=8bit(位)。 主存储器通过地址总线、数据总线、控制总线与计算机的CPU和外围设备连在一起。 寻址空间：地址总线的位数决定了存储器的最大可寻址空间。 I/O能力：数据总线的位数×时钟频率 异步方式：主存时钟与CPU时钟频率不同时，要求主存要有读写“完成”信号。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 数据总线：用于在计算机各部件之间传送数据。数据总线的位数（总线宽度）与总线时钟频率的乘积(输出能力)成正比。 控制总线：用来传送控制命令。控制总线的工作周期可以包括：主存储器读周期、主存储器写周期、I/O设备读周期、 I/O设备写周期。 如果计算机系统中使用了不同读写速度的主存储器，在CPU发出读写主存储器的命令后，CPU不知道读写操作完成的时刻，可以由主存储器本身提供读写完成的回答信号。称异步运行方式。 地址总线：用于选择主存储器的一个存储单元，地址总线的 位数决定了可以访问的存储器的容量。 20位的地址可以访问1MB的存储空间，11111111111111111111。 32位的地址可访问4GB的存储空间。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 数据总线DB(Data Bus)：用于传送数据信息。数据总线是双向三态形式，即它既可以把CPU的数据传送到存储器或输入输出接口等其它部件，也可以将其它部件的数据传送到CPU。数据总线的位数是微型计算机的一个重要指标，通常与微处理的字长相一致。 地址总线AB：是专门用来传送地址的，由于地址只能从CPU传向外部存储器或输入输出端口，所以地址总线总是单向三态的，这与数据总线不同。 地址总线的位数决定了CPU可直接寻址的内存空间大小，比如8位微机的地址总线为16位，则其最大可寻址空间为216＝64KB，16位微型机的地址总线为20位，其可寻址空间为220＝1MB。 控制总线：ControlBus，简称：CB。控制总线主要用来传送控制信号和时序信号。 控制总线的控制信号中，有的是微处理器送往存储器和输入输出设备接口电路的，如读/写信号，片选信号、中断响应信号等；也有是其它部件反馈给CPU的，比如：中断申请信号、复位信号、总线请求信号、限备就绪信号等。 控制总线的传送方向由