基于FPGA任意倍数分频器设计稿毕业设计稿专业论文.docVIP

基于FPGA任意倍数分频器设计 目 录 1 绪论 1 1.1 课题分析 1 1.2 FPGA概述 2 1.3 VHDL语言和QUARTUS II简介 4 1.3.1 VHDL语言简介 4 1.3.2 QUARTUS II简介 6 2 分频基本原理 8 2.1 等占空比偶数分频方法 8 2.2等占空比的奇数分频方法 8 2.3 分数分频方法 9 2.4 小数分频方法 9 2.5 任意倍数分频器 10 3 任意倍数分频器设计 12 3.1 设计思想 12 3.2 顶层框图设计 13 3.3 顶层文件设计 13 3.4 模块设计 14 3.4.1 偶数分频模块的设计 14 3.4.2 奇数分频模块的设计 15 3.4.3 半整数模块设计 16 3.4.4 占空比可调的分频模块设计 17 3.4.5 小数分频模块设计 18 3.4.6 encoder_35模块的设计 19 3.4.7 led模块的设计 20 3.4.8 mux51模块的设计 21 结论 23 致谢 24 参考文献 25 附录A VHDL源程序 26 附录A1：偶数分频实现的程序 26 附录A2 奇数分频实现的程序 28 附录A3 半整数分频实现的程序 30 附录 A4 占空比可调的分频实现的程序 32 附录 A5 小数分频实现的程序 34 附录A6 encoder_35模块实现的程序 42 附录A7 led的实现程序 43 附录A8 mux51模块的实现程序 47 附录B顶层文件设计原理图 48 1 绪论 1.1 课题分析 随着电子技术的高速发展，FPGA/CPLD以其高速、高可靠性、串并行工作方式等突出优点在电子设计中受到广泛的应用，而且代表着未来EDA设计的方向。FPGA/CPLD的设计采用了高级语言，如VHDL语言AHDL语言等，进一步打破了软件与硬件之间的界限，缩短了产品的开发周期。所以采用先进的FPGA/CPLD取代传统的标准集成电路、接口电路已成为电子技术发展的必然趋势[1]。 EDA技术代表了当今电子设计技术的必威体育精装版发展方向，采用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程在计算机上自动处理完成。由于现代电子产品的复杂度和集成度的日益提高，一般分离的中小规模集成电路组合已不能满足要求，电路设计逐步地从中小规模芯片转为大规模、超大规模芯片，具有高速度、高集成度、低功耗的可编程朋IC器件已蓬勃发展起来[2]。 分频器是数字系统设计中的一种基本电路，我们往往需要通过分频器得到我们所需要的时钟频率，在FPGA的设计中也是使用频率非常高的一种基本设计。基于FPGA实现的分频电路一般有两种方法：一种是使用FPGA芯片内部提供的锁相环电路进行分频，如ALTERA提供的PLL（Phase Locked Loop），Xilinx提供的DLL（Delay Locked Loop）；第二种是使用硬件描述语言，如VHDL、Verilog HDL等。使用锁相环电路进行分频有许多的优点，例如可以实现倍频、相位偏移以及占空比可调等。但是由于FPGA内部提供的锁相环个数极为有限，不能满足使用时的要求。因此使用硬件描述语言实现分频电路在数字电路设计较为常用，因为它消耗不多的逻辑单元就可以实现对时钟的操作，具有成本低、可编程等优点[3]。 在数字系统的设计中，设计人员会遇到各种形式的分频需求，如整数、小数、分数分频等。在某些数字系统设计中，系统不仅对频率有要求，而且对占空比也有着很严格的要求。由计数器或计数器的级联构成各种形式的偶数分频及非等占空比的奇数分频实现起来较为简单，但对半整数分频及等占空比的奇数分频实现较为困难，小数分频和分数分频更困难。 本论文利用VHDL硬件描述语言，通过QuartusⅡ7.2开发平台，设计了一种能满足偶数分频，奇数分频，半整数分频，占空比可调的分频，小数分频的任意倍数分频器，并可以通过按钮来选择具体由哪一种分频器进行操作，而拨码开关则可以预置一些分频系数，发光二极管则显示具体由那种分频实现，数码管显示分频的系数。分频系数设置：偶数分频：2，4，6，8，10，12，14 奇数分频：1，3，5，7，9，11，13，15 半整数分频：1.5—15.5 占空比可调的分频：1:1，1:2，1:3，2:1，2:2，2:3，3:1，3:2，3:3 小数分频：1.1—3.3 1.2 FPGA概述 FPGA(Field?Programmable?Gate?Array)现场可编程逻辑门阵列，它是在PAL（Programmable Array Logic）、GAL(generic array logic)、CPLD(Complex Programmable