新型单稳态脉冲展宽电路的研究.pdf

施。如果信号变压器有屏蔽罩，将屏蔽罩与最近的共模参考地相连：如机箱、金属板等。如果最近的参考 点是印制电路板(FCB)零伏参考点，应确保该参考点与变压器附近的机箱接地。就屏蔽说来，线圈中心 有一个接地的抽头。 4．结论 综上所述，PCB电磁兼容性设计设计的问题不仅限于以上所提．必须从电路系统、更要对单板、结 构、工艺等方面加以考虑．甚至要考虑蓟每一十螺钉t只有这样，才能真正解决电磁兼容性问题。使此系 统电子设备达到设计性能舶最优化．保证系统的稳定性。 参考文献 1 [1]#镊量．日文日辱电m蒜窖厚4窿月教程．清华★学m《Ⅱ．加04 6 [2]展海周．马双武PC8电≈薰客技术一设计实最，清华走￥m版社．2004 [33辛*$变Ⅸ#月《放电∞＆g单元与信号处m[学位论文]，沈mI业夫{，2005 4 [4]※∞$·麦追|安(＆目)自t十扰捧tⅡ放障*决∞mm蔫#目题．帆槭I业mⅨ#．2004 [5]#成武T惝20c54x戴字信9*a嚣ⅢⅡ＆＆月．饨目Ⅱ十科{技车＆版社200l TMs320C54XDSPRekf…wt．Volumel：CPU [钉TL andhnphH8ls．1999 作者简介 ☆}女春：幸*．t在目章A、{t、摹％女日■*±衰裹*t． 喜议±戋袁女i3s葺，善十SCI#摹3葺、Elti5j、ISTPti5i． [摘要]在戢字电蓐曩鼓字系统中，所辞的具有一定宽度和精度的宽臆冲信号走部分都是用现有的单 穗态集成电路实现．在对宽肺冲的特性要求鞍高的晕统十．采用常规的单髓态橐虎电路实现比较困难。 子产￡达到小型化、集成化和高精度和高可靠性．随着EDA技柬的进步和软件开发系统的目趋完善，使 可辖程ASIC的设计着入方最更加是话方便。电子系统设计、仿真综合及测试．二者的有机结合，使应用 晨宽的详细过程和这种单穗态窄脉冲展宽电路的特点，结出7相应的仿真波形．提出7提高展宽脉冲宽度 精确的方法。栗用CPLD器件设计的单辣痞电烙．其性能将大大提高．这种单稳态电路的应用也将越来 越广泛。 [美键词]CPLD器件单稳态时序仿真 1．引言 在数字电路中．当蒋要将一输^的窄脉冲信号展宽成具有一定宽度和精度的宽脉信号时，往往很快就 85 便；另一方面是因为对输出的宽脉冲信号的宽度、精度和温度稳定性的要求不是很高。当对输出的宽脉冲 信号的宽度、精度和温度稳定性的要求较高时，比如雷达信号，采用常规的单稳态集成电路可能就比较困 难了。众所周知，专用单稳态集成电路中的宽度定时元件R、C是随温度湿度等因素变化而变化的，在对 其进行温度补偿时，调试过程相当繁琐，而且，电路工作的可靠性亦不高[1][2]。 近年来大规模可编程芯片CPLD、FPGA发展较快，并且其工作速度和产品质量不断提高。利用大规 模数字可编程集成电路实现常规的单稳态集成电路所实现的功能，更容易满足宽度、精度和温度稳定性方 定宽度和精度的宽脉冲信号E33[4]。 单稳态脉冲展宽电路 程逻辑器件具有很高的可靠性。 图l即是一种将输入的脉冲信号展宽成具有一定宽度和精度的宽脉冲信号的电路电原理图。图中， TR为输入的窄脉冲雷达信号；CP为输入的系统时钟脉冲信号；Q1即是单稳态脉冲展宽电路的宽脉冲信 号。图中的单元电路符号U1即是展宽脉冲的前沿产生电路，又是展宽脉冲宽度形成电路；U2、U3是二 进制计数器，主要用作展宽脉冲的宽度控制。根据对脉冲宽度的不同要求，可以采用不同位数的二进制或 生“清零”信号，从而结束了一个窄脉冲信号的展宽过程，从U1的Q端输出一完整的展宽脉冲信号。 从图2所示的时序仿真波形中可以看到，U3的进位输出Q3波形中，除有正常的进位脉冲信号输出 外，还有干扰的窄脉冲。加入一个D触发器U。即排除了干扰窄脉冲的影响，从而保证了展宽脉冲宽度的 稳定性和准确性。仿真波形图中CP脉冲的周期为0．1ps，输出的宽脉冲周期为3．2ps。． 图l单稳态脉冲展开电路电原理图 图2脉冲展宽仿真波形 脉冲展宽电路的特点 从上