带通滤波电路设计分解.doc

带通滤波电路设计 一．设计要求 （1）信号通过频率范围f在100 Hz至10 kHz之间； （2）滤波电路在1 kHz的幅频响应必须在±1 dB范围内，而在100 Hz 至10 kHz滤波电路的幅频衰减应当在1 kHz时值的±3 dB范围内； （3）在10 Hz时幅频衰减应为26 dB，而在100 kHz时幅频衰减应至少为16 dB。 二．电路组成原理 由图（1）所示带通滤波电路的幅频响应与高通、低通滤波电路的幅频响应进行比较，不难发现低通与高通滤波电路相串联如图（2），可以构成带通滤波电路，条件是低通滤波电路的截止角频率WH大于高通电路的截止角频率WL，两者覆盖的通带就提供了一个带通响应。 图（1） 低通截止角频率 高通截止角频率 必须满足WLWH 图（2） 电路方案的选择 参照教材10.3.3有源带通滤波电路的设计。这是一个通带频率范围为100HZ-10KHZ的带通滤波电路，在通带内我们设计为单位增益。根据题意，在频率低端f=10HZ时，幅频响应至少衰减26dB。在频率高端f=100KHZ时，幅频响应要求衰减不小于16dB。因此可以选择一个二阶高通滤波电路的截止频率fH=10KHZ,一个二阶低通滤波电路的fL=100HZ，有源器件仍选择运放LF142，将这两个滤波电路串联如图所示，就构成了所要求的带通滤波电路。 由教材巴特沃斯低通、高通电路阶数n与增益的关系知Avf1=1.586，因此，由两级串联的带通滤波电路的通带电压增益（Avf1）2=（1.586）2=2.515,由于所需要的通带增益为0dB,因此在低通滤波器输入部分加了一个由电阻R1、R2组成的分压器。 图（3） 元件参数的选择和计算 在选用元件时，应当考虑元件参数误差对传递函数带来的影响。现规定选择电阻值的容差为1%，电容值的容差为5%。由于每一电路包含若干电阻器和两个电容器，预计实际截止频率可能存在较大的误差（也许是+10%）。为确保在100Hz和10kHz处的衰减不大于3dB.现以额定截止频率90Hz和1kHz进行设计。 前指出，在运放电路中的电阻不宜选择过大或较小。一般为几千欧至几十千欧较合适。因此，选择低通级电路的电容值为1000pF，高通级电路的电容值为0.1μF，然后式可计算出精确的电阻值。 对于低通级由于已知c=1000pF和fh=11kHz,式算得R3=14.47kΩ,先选择标准电阻值R3=14.0kΩ.对于高通级可做同样的计算。由于已知C=0.1μF和fL=90Hz，可求出R7=R8≈18kΩ?kΩ和R2=23.2kΩ。 电路仿真分析 1.设计好电路后，根据电路图进行仿真。仿真图如图（4） 图（4） 仿真电路调试及测试结果（红线为输入，黄线为输出） 图（5）仿真图 输入100HZ，Vpp=5v正弦波 图（6） 输入300HZ，Vpp=5v正弦波 图（7） 输入1000HZ，Vpp=5v正弦波 图（8） 输入3KHZ，Vpp=5v正弦波 图（9） （5）输入30KHZ，Vpp=5v正弦波 图（10） 波特图 图（11） 通频带内满足增益要求 转折频率点（上下限频率处）衰减在要求范围内 上下限频率点十倍频幅频衰减符合要求