集成电路组成任意进制的计数器分解.ppt

芯片例：74161，74191，74160，74190 任意进制计数器的设计 1、MN: 置零法（复位法）：第M个状态SM译出异步置零端 有效的信号,使计数器 立即复位S0 。 适用于有异步置零输入端 (74161,74160) SM仅是短暂的过渡状态 例1 同步十进制 同步六进制 置零法的缺点： 1.由于SM仅是短暂的过渡状态，所以置零信号持续时间很短，复位不可靠。改进：加基本RS触发器。 2.要另外产生进位输出信号 置数法：在选定的某一状态Si 译出置数端有效的信号，下一时钟计数器置数，稳定状态包括Si ---适用于有同步置数输入端的计数器（74160/1）；对异步置数端（74190/1），应在Si+1状态译出置数端有效的信号，稳定状态不包括Si+1 。 具体可分四种情形 1.置零； 2.置最小值； 3.置最大值； 4.置中间值（D=X） 2、MN *先将计数容量扩展，必须由两片以上计数器组合起来，然后用分别/整体置零/数法构成M进制计数器 *各片连接方法 串行进位方式 并行进位方式 *串行/异步方式：低位片的进位输出信号作为高位片的时钟输入信号。 *并行/同步方式：低位片的进位输出信号作为高位片的工作状态控制信号，两片时钟同接CP。 分两种情况： 1.M=N1*N2, N1, N2N 用置数法或置零法分别将两个N进制计数器置成N1, N2进制计数器，用串行或并行进位方式将它们连接起来即构成M进制计数器 例3. M=100=10*10 例习题5.15, 用四位二进制(16进制)设计M进制 串行进位方式，两片分别置数(置最小值) 片1：D3D2D1D0=1001, (在1111时C=1)，1001~1111, N1=7, 片2：D3D2D1D0=0111, , 0111~1111, N2=9 例习题5.15, 用四位二进制(16进制)设计M进制 串行进位方式，两片分别置数(置最小值) 片1：D3D2D1D0=1001, (在1111时C=1)，1001~1111, N1=7, 片2：D3D2D1D0=0111, , 0111~1111, N2=9 M=7*9=63, Y:CP=1:63 例习题5.16, 用两片十进制设计M进制 并行进位方式， 片1： ， N1=10, 片2：D3D2D1D0=0111, , 0111~1001, N2=3 M=10*3=30 例习题5.16, 用两片十进制设计M进制 并行进位方式， 片1： ， N1=10, 片2：D3D2D1D0=0111, , 0111~1001, N2=3 M=10*3=30 2.M为大于N的素数时，即不能分解为N1*N2 用串行或并行进位方式将计数容量扩展为N’进制计数器，MN’, 然后用整体置零/数法构成M进制计数器. 整体置零/数法，类似前述置零/数法，不同的是两(多）片计数器同时置零/数 例5.3.4 两片74160接成29进制 1.整体置零法：在第29状态产生 的信号 第29状态：个位是9,即1001(Q3Q2Q1Q0)，十位为2，即Q’3Q’2Q’1Q’0 =0010, 问题：同置零法，复位不可靠，要另外产生进位输出信号 例习题5.17, 两片都是四位二进制(16进制) 并行进位方式，整体置数（0） 个位片1：Q3Q2Q1Q0=0010（2）, 十位片2：Q3Q2Q1Q0=0101（5）, 例习题5.17, 两片都是四位二进制(16进制) 并行进位方式，整体置数（0） 个位片1：Q3Q2Q1Q0=0010（2）, 十位片2：Q3Q2Q1Q0=0101（5）, 其它芯片介绍  双时钟4位二进制同步可逆计数器 74LS193 异步十进制计数器——74LS290 数字电子钟的组成 四、移位寄存器型计数器 1.环形计数器；2.扭环形计数器(约翰逊计数器) 组成数字钟计数显示电路 　　通常数字钟需要一个精确的时钟信号，一般采用石英晶体振荡器产生，经分频后得到周期为1秒的脉冲信号CP。 图5-41 数字钟“秒”计数、译码、显示电路 　　个位十进制×十位六进制＝六十进制加法计数器 进位信号 BCD-七段显示译码器7448，输出为高电平有效 。 选共阴型数码管BS201。 例 用两片74LS290组成二十四进制计数器