计算机组成原理chp10.bak分解.ppt

安腾体系结构采用的控制推测技术对此的解决方案 由编译器将一条取数指令分解为两条指令：(1)推测取数指令(loads)，可以提前到适当位置先期执行取数操作，但如果需要进行异常处理时，并不真正调用操作系统的异常处理例程，而仅仅设置一个与被装入寄存器相关联的标志。这一标志就是每个通用寄存器中64位以外的延迟异常标记(NaT)位。(2)推测检查指令chks)， 安排在原来的取数指令位置，也即真正使用数据之前的位置。chks指令检查被装入的寄存器的延迟异常标记位：如果有未被执行的异常处理，则转入异常处理程序；否则，处理机将loads指令的执行结果保存，并继续执行下一条指令。 【例4】按照上面的处理方式，安腾的编译器将对例3的汇编代码进行优化 ①1d8.S r1＝［r3］//以r3内容为地址访存，推测加载寄存器r1 ②……//加载指令被提前若干个周期 ③cmp．eq P1，P2=0，r3；//无条件执行：将r3寄存器的值与0比较,若相等则置推断寄存器P1为1，P2为0,否则置推断寄存器P1为0，P2为1 ④(P1) add r2=1，r2 //若P1为1，则r2+l送r2 ⑤(P2) chk．S r1．err_recov //若P2为1，则检查r1寄存器的NaT标记,若NaT=1，则转入err_recov例程,若NaT＝0，则保存［r3］到r1 【例5】研究下面的程序段 ①add r5=4，r0； ②st4［r7］=r5; / /将r5的值存入r7指向的内存单元 ③ld4 r2=［r8］；//以r8的内容为地址访存，加载寄存器r2 ④add r6=r2，r5 //r6=r2+r5 其中第4条指令需要使用第3条指令取数的结果。为了减少访存延迟，编译器可以将第3条指令提前到第1条指令之前。但这样做的风险是，假如当前寄存器r8的值和r7的值相等，则意味着第三条取数指令和第二条存数指令访问的是同一个内存单元。而把取数指令提前到存数指令之前将使取数指令得到存数之前的值，而不是程序原意要使用的存数指令执行之后的取值。因此，在传统体系结构中，如果编译器不能确定存数和取数的目标地址是否相同(例如在上例中使用指针访存的情况)，则存数指令之后的取数指令将不能被移到存数指令之前. 10.4.2 推测技术 安腾处理机采用数据推测技术解决上述问题。与控制推测技术的解决办法类似，由编译器将一条取数指令分解为两条指令： （1）高级取数指令(load a)，可以提前到适当位置先期执行取数操作，但该指令执行时除了从给定的内存单元取数据之外，还将被访问的内存单元的地址登记到一个名为高级取数地址表(ALAT)的硬件数据结构中。该地址表中保存了所有已经被取数指令访问过、且未被存数指令修改过的内存单元的地址、相应的寄存器以及存取数据的字节数。安腾的所有存数指令在执行时均会根据存数的目标内存地址检索该地址表，如果检索到地址匹配，则从地址表中删除该地址。 （2）取数检查指令(load c)， 安排在原来的取数指令位置，也即真正使用数据之前的位置。该指令执行时将检索高级取数地址表，以便确认在高级取数指令执行后、取数检查指令执行前是否有任何指令修改了高级取数指令访问过的内存单元：如果检索到匹配项，则说明没有任何指令修改过高级取数指令访问过的内存单元，取数检查指令不再执行其他操作；如果检索不成功，则取数检查指令重新执行一次取数操作，以便加载到必威体育精装版的数据。 例6按照上面的处理方式，安腾的编译器将对例5的汇编代码进行优化： ①ld4．a r2=［r8］ //高级取数， //以r8的内容为地址访存 ②add r5=4，r0； ③st4［r7］=r5 //将r5的值存入r7 //指向的内存单元 ④ld4．c r2=［r8］； //检查以r8为指针的寄存器 // r2加载操作 ⑤add r6=r2，r5 //r6=r2+r5 10.5双核安腾处理机的组成 10.5.1 双核安腾处理机的基本特性 10.5.2 双核安腾处理机的组织结构 10.5.1 双核安腾处理机的基本特性 1、并行处理技术 2、显式并行指令计算技术 3、超线程技术 4、三级大容量高速缓冲存储器 5、硬件辅助虚拟化技术 6、高速缓存安全技术 10.5.1 双核安腾处理机的基本特性 虚拟化技术 所谓虚拟化，是指用单个处理机模拟多个处理机并行工作，而每个处理机都可以被看作一个独立的工作环境，从而在一个平台上同时运行多个操作系统，并且每一个操作系