计算机组织与结构第5章-1、3、4节分解.ppt

目的部件建立“数据请求”后，使源部件把数据放在“数据”线上，经二次传送延迟，即2td后，数据才到达目的部件，并由其校验有效性。如果有错，目的部件发“数据有错”信号代替下一个“数据请求信号”。显然，目的部件接收数据后的这种校验会降低传送速率。 （2）单向目控式通讯 　其通讯原理示意图如下图所示。 （3）双向源控非互锁 　　其通讯原理示意图如图5.13所示。 优点：（1）提供出错控制。 　　　（2）便于实现不同速度部件之间的通讯。 缺点：（1）二次总线延迟，速度受损。 　　　（2）增加控制逻辑的负担。 　　　（3）如果总线传输延迟与通讯信号脉宽的比值不合适，就可能出现在下一个“数据准备”到达目的端时，上一个“数据接受”仍处于高电平，这样“数据准备”信号会使“数据接受”线一直维持在高电平上，从而造成下一个数据的接收错误。 （4）双向源控互锁 消除上述错误的方法是：使下一个“数据准备”信号在上一个“数据接受”信号结束后再发出。如图5.14，只有当“数据接受”的后沿返回到源端后，下一个“数据准备”信号才可以发出。 虽然双向互锁方式增加了信号沿总线来回传送的次数，也使控制硬件复杂些，但它既能适应各种I/O设备的不同速度，保证数据传送的正确性，又能有较高的数据传送速率。因为它总是以所接源和目的部件中相对较低的速率来通信，而不是所有部件中最低的速率，这比同步方式效率要高。 所以，目前I/O总线中最广泛使用的还是异步双向互锁的通信方式。 5.3输入输出系统 5.3.1I/O系统的组成 从硬件逻辑看 系统总线 接 口：包括控制外设工作的绝大部分电路， 一般以插卡的方式插在主板的空槽 中，部分在主板上 （中断控制逻辑、DMA控制器）。 外部设备: 随着集成电路的发展，芯片集成度 的快速增长，一系列的专用芯片把这些中小规模集成电路和并行接口芯片等近百种接口芯片集成在一起，形成了现在微型机中常提到的芯片组完成控制功能。 从软件逻辑看 最低层：固化在I/O设备控制器中的控制程序。 中间层：操作系统中的设备驱动程序，它为用户 屏蔽了外围设备的物理细节，用户只需 此采用统一的操作界面。 顶 层：用户的输入输出请求。 5.3.2I/O系统的功能 对指定的外设进行输入输出工作，包括 给外设的信息编址 连接好主存与外设间的信息通路 进行信息传送 对所要传送的信息进行格式变化 5.3.3I/O系统的4中工作方式 1.直接程序传送方式（程序查询方式） 图5.23是程序查询方式的流程图。这种方式的优点是不增加硬件，控制简单。缺点是CPU与外设不能并行工作，CPU利用率低。 图5.23 2.程序中断传送方式（中断方式） 将上述的CPU主动查询改成外设主动报告，即外设工作期间，CPU并不查询等待，而是继续执行程序，处理其他事情。当外设准备好和完成一次操作后，主动向CPU报告。如图5.24所示。 由于源程序与服务程序之间的切换要花费一定的时间，影响速度，所以它适合于中、低速I/O操作。 3.DMA传送方式（直接存储器存取方式） DMA(Direct Memory Access)方式也叫直接存储器存取方式。它是直接依靠硬件在主存与I/O设备之间传送数据的一种工作方式，在传送期间不需要CPU执行程序进行干预。图5.25表明了这种方式的执行过程。 早期，采取周期挪用或周期窃取。由CPU发送命令控制DMA传送，即CPU响应设备提出的DMA请求后，在一个周期内暂停执行程序（并不进行程序切换），实现DMA传送，这个周期也称DMA周期。 现在，增加DMA控制器，CPU响应DMA请求后，暂停使用系统总线和访问，改由DMA控制器掌管总线，在DMA周期中发出命令，实现主存与I/O之间的DMA传送。由于CPU是暂停，所以不需断点。现场的保护，速度得以提高。只要CPU不访问和使用总线，可以与DMA周期中并行工作。达到了I/O传送的并行性。 DMA传送前和传送后都需要CPU执行程序进行干预。 核心思想？ 由CPU通过执行程序进行DMA初始化，将有关控制信息发送给DMA控制器，CPU不再干预。以后以相应随机请求方式，由DMA控制器实现DMA传送。批量传送结束后，CPU以响应中断请求方式进行结束处理。 核心思想： 4.I/O处理机方式 处理机方式 I/O 通道方式： 通道有自己的通道指令和通道程序，通道通过执行通道指令对外设进行控制。但它的指令功能简单、使用面窄、且与CPU争用主存，自己所拥有的缓冲器容量有限，性能不如外围处理机。 外围处理机： 基本是独立于处理机异步工作的，不仅具有丰