计算机组成原理上机实验报告讲义.doc

《计算机组成原理实验》课程 实 验 报 告 实验题目 组成原理上机实验 班 级 1237- 姓名 学号 时 间 成 绩 实验一 基本运算器实验 表 1-1 运算器逻辑功能表 运算类型 A B S3 S2 S1 S0 CN 结果 逻辑运算 65 A7 0 0 0 0 X F=( 65 ) FC=( ) FZ=( ) 逻辑运算 65 A7 0 0 0 1 X F=( A7 ) FC=( ) FZ=( ) 逻辑运算 0 0 1 0 X F=( ) FC=( ) FZ=( ) 逻辑运算 0 0 1 1 X F=( ) FC=( ) FZ=( ) 逻辑运算 0 1 0 0 X F=( ) FC=( ) FZ=( ) 移位运算 0 1 0 1 X F=( ) FC=( ) FZ=( ) 移位运算 0 1 1 0 0 F=( ) FC=( ) FZ=( ) 移位运算 0 1 1 0 1 F=( ) FC=( ) FZ=( ) 移位运算 0 1 1 1 0 F=( ) FC=( ) FZ=( ) 移位运算 0 1 1 1 1 F=( ) FC=( ) FZ=( ) 算术运算 1 0 0 0 X F=( ) FC=( ) FZ=( ) 算术运算 1 0 0 1 X F=( ) FC=( ) FZ=( ) 算术运算 1 0 1 0（FC=0） X F=( ) FC=( ) FZ=( ) 算术运算 1 0 1 0（FC=1） X F=( ) FC=( ) FZ=( ) 算术运算 1 0 1 1 X F=( ) FC=( ) FZ=( ) 算术运算 1 1 0 0 X F=( ) FC=( ) FZ=( ) 算术运算 1 1 0 1 X F=( ) FC=( ) FZ=( ) 表1-2 运算结果表本实验的原理如图1-1所示。 运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器 A 和暂存器 B，三个部件同时接受来自 A 和 B 的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如 ARM），各部件对操作数进行何种运算由控制信号 S3…S0和 CN 来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为 ALU 的输出。如果是影响进位的运算，还将置进位标志 FC，在运算结果输出前，置 ALU 零标志。ALU 中所有模块集成在一片 CPLD 中。 图 1-1 运算器原理图逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-2所示。图中显示的是一个 4X4 的矩阵（系统中是一个 8X8 的矩阵）。每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即：(1)对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的则输出连接 0。(2)对于循环右移功能，右移对角线同互补的左移对角线一起激活。例如，在 4 位矩阵中使用‘右 1’和‘左 3’对角线来实现右循环 1 位。(3)对于未连接的输出位，移位时使用符号扩展或是 0 填充，具体由相应的指令控制。使用另外的逻辑进行移位总量译码和符号判别。运算器部件由一片 CPLD 实现。ALU 的输入和输出通过三态门 74LS245 连到 CPU 内总线上，另外还有指示灯标明进位标志 FC 和零标志 FZ。请注意：实验箱上凡丝印标注有马蹄形标记‘’，表示这两根排针之间是连通的。图中除 T4 和 CLR，其余信号均来自于 ALU 单元的排线座，实验箱中所有单元的 T1、T2、T3、T4 都连接至控制总线单元的 T1、T2、T3、T4，CLR 都连接至 CON 单元的 CLR 按钮。T4 由时序单元的 TS4 提供（时序单元的介绍见附录二），其余控制信号均由 CON 单元的二进制数据开关模拟给出。控制信号中除 T4 为脉冲信号外，其余均为电平信号，其中 ALU_B 为低有效，其余为高有效。暂存器 A 和