、组合逻辑电路.pptVIP

第七章 组合逻辑电路 软件学院 林闯 主要内容 7.1 逻辑门 7.2 小规模组合逻辑电路 7.3 常用组合逻辑部件的功能分析 7.4 常用中规模集成器件实现组合逻辑函数 7.5 组合逻辑电路中的冒险现象 7.1 逻辑门 一、基本逻辑门 逻辑门是实现基本逻辑关系的基本单元电路,它实际上是一种信号控制电路。 基本的逻辑门有与门、或门和非门，分别用来实现与逻辑、或逻辑和非逻辑关系。其他逻辑门是这三种逻辑门的复合。 7.1 逻辑门 复合逻辑门的逻辑函数式和逻辑符号 7.1 逻辑门 对于一个电路实现的是何种逻辑关系，可以按 照以下步骤进行判断： 根据输入信号的各种状态可能，分别得出信号的状态。 把输入信号作为逻辑变量(又称输入变量)，输出信号作为逻辑函数(又称输出函数)，然后对于信号的状态高电平用逻辑1表示，低电平用逻辑0表示，列出电路所对应的真值表。 根据真值表写出逻辑函数表达式(又称输出函数表达式)，从而得出电路所实现的逻辑关系。 7.1 逻辑门 二、分立元件门电路 早期的逻辑门是采用电容、电阻、二极 管、三极管等分立元件构成。 7.1 逻辑门 1、二极管与门电路 7.1 逻辑门 2、二极管或门电路 7.1 逻辑门 3、三极管非门电路 7.2 小规模组合逻辑电路 依据电路所含逻辑门的数目可分为： 小规模逻辑电路(1～10个逻辑门) 中规模逻辑电路(10～100个逻辑门) 大规模逻辑电路(100～1000个逻辑门) 超大规模逻辑电路(大于1000个逻辑门) 依据逻辑功能特点的不同大致可分为： 组合逻辑电路(简称组合电路) 时序逻辑电路(简称时序电路) 7.2 小规模组合逻辑电路 组合逻辑电路在逻辑功能上的特点：这种电路 任何时刻的输出仅仅取决于该时刻的输入信号，而 与这一时刻输入信号作用前电路原来的状态没有任 何关系，也就是说这种电路没有记忆功能。这样决 定了组合逻辑电路在电路结构上有以下特点： 主要由逻辑门组成，其中不包含有存储信息的记忆元件； 只有输入到输出的单向通路，而没有输出到输入的反馈回路。 7.2 小规模组合逻辑电路 组合逻辑电路：输入信号X1、X2、…、Xn是二值 逻辑变量，输出信号F1、F2、…、Fn是二值逻辑 函数，输出与输入之间的关系可用m个逻辑式来描 述： F1= f1(X1、X2、…、Xn) F2= f2(X1、X2、…、Xn) Fm= fm(X1、X2、…、Xn) 7.2 小规模组合逻辑电路 一、小规模组合逻辑电路的分析 为了研究给定组合电路的逻辑功能，就需要对 该电路进行分析，找出电路输出与输入之间的逻辑 关系。小规模组合逻辑电路分析一般步骤为： 根据给定组合电路的逻辑图，从输入端开始，根据每个逻辑门的基本功能逐级向后递推，推导出输出端的逻辑函数表达式； 简化逻辑函数，求出最简逻辑函数，列出真值表；描述电路的逻辑功能。 7.2 小规模组合逻辑电路 例题讲解[例7-1]、[例7-2] 7.2 小规模组合逻辑电路 二、小规模组合逻辑电路的设计 组合电路的设计就是依据逻辑功能的要求及器 件的资源情况，设计出能实现该功能的最佳电路。 一般设计步骤： 将逻辑功能要求抽象成真值表的形式 根据真值表写出逻辑函数表达式，通常要将函数简化为最简与—或表达式。 根据所采用器件类型进行适当的函数表达式变换。 根据函数表达形式画逻辑图。 7.2 小规模组合逻辑电路 例题讲解：某汽车驾驶员培训班进行结业考试，有 三名评判员，其中A为主评判员，B和C为副评判员。 评判时，按少数服从多数原则，但主评判员认为合 格，亦可通过。试用与非门构成的逻辑电路实现此 评判规定。 7.2 小规模组合逻辑电路 第二步，根据真值表画出卡诺图，写出输出F 的最简与—或表达式。 7.2 小规模组合逻辑电路 第三步，将逻辑式转换为与非—与非的形式。 第四步，用与非门构成实现此逻辑函数的逻辑图。 7.2 小规模组合逻辑电路 [例] 试设计一位半加器和一位全加器。 解：一位半加器：只考虑2个1位二进制数A，B相 加，不考虑低位来的进位数据的相加。 异或门具有半加器求和的功能，与门具有进位功能。 7.2 小规模组合逻辑电路 一位全加器：两个二进制数相加，要考虑低位向本 位的进位数，实现一位全加的电路称为一位全加器。 7.2 小规模组合逻辑电路 7.3 常用组合逻辑部件的功能分析 在数字系统中，常用的组合逻辑部件有全加器、 编码器、译码器、数据选择器、比较器等。由于这 些组合逻辑部件经常使用，所以均有中规模集成器 件(MSI)产品，并且可以提供类型齐全(TTL电路、 CMOS电路、ECL电路等)的芯片供用户使用，因此 直接