数电本科总复习2组合逻辑电路20100527.docVIP

4 组合逻辑电路 一、判断题： 1、FPGA是可编程逻辑器件。 （ ） 2、PLA实现逻辑函数时，要求产生所有输入变量的最小项。（ ） 3、PAL器件仅对逻辑宏单元OLMC进行编程。（ ） 4、GAL是通用阵列逻辑器件，可以进行反复编程。（ ） 5、用ROM实现组合逻辑时不对函数作任何简化。（ ） 6、超前进位加法器比串行进位加法器慢。 （ ） 7、优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（ ） 8、共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（ ） 9、半加器与全加器的主要区别是是否考虑来自低位的进位。（ ） 10、MSI是大规模集成电路。（ ） 二、填空题： 1、优先编码器74LS148输入为～，输出为、、。当使能输入端，，其余输入端为1时，应为__________ ___。 2、数据选择器是一种 路输入, 路输出的逻辑部件。 3、组合逻辑电路任意时刻的输出仅仅取决于A，与电路的B无关；而时序逻辑电路任意时刻的输出除与A有关外，还与B有关。则选项中的A是指 ，B是指 。 4、利用共阴极接法组成的七段数码管显示数字5时，b,e段接 电平，a, c,d,f,g段接 电平。 5、SSI是指_____________，MSI是指_____________。 6、组合电路的输出只取决于 ___________而与______________无关。 7、不仅考虑两个____________相加，而且还考虑来自__________相加的运算电路，称为全加器。 8、译码器输入的是___________输出的是___________。 9、一个4选1的数据选择器，应具有_____个地址输入端______个数据输入端。 10、比较两个一位二进制数A和B,当A=B时输出F=1,则F的表达式是_________，当A＞B时输出Y=1,则Y的表达式是_________。 11、数字电路包括 和 两大部分。 12、 数据选择器是一种 路输入, 路输出的逻辑部件; 而数据分配器则是一种 路输入, 路输出的逻辑部件。 13、PLD器件的基本结构包括 和 两部分。 14、时序PLA由 ， 和 三部分组成。 15、GAL器件由 ， 和 三个主要部分组成。 16、七段显示译码器74LS47有 个输出端,分别对应七段显示器 。 17、 可用作多路数据分时传输的逻辑门是 门。 18、 驱动七段数码管的译码器（CC14547）.3个 B.6个 C.8个 D.1个 6、比较两个一位进制数A=A1和B=B1,当AB时,输出F为1,则F的表达式为( ) A. B. C. D. 7、测得某逻辑门输入A,B和输出F的波形如图,则F(A,B)的表达式是( ) A. F=A·B B. F=A+B C. D. 8、全加器逻辑符号如图所示， 当“1”，“0”，“0”时，C i和Si 分 别为( )。 A.0 0 B． 1 1 C.0 1 D. 1 1 9、一个64选1的数据选择器有（ ）个选择控制信号输入端。 A．6 B．16 C．32 D．64 10、数字系统与逻辑功能部件的主要区别是有没有（ ） A.存储器 B.控制器 C.加法器 D.译码器 11、设、为四选一数据选择器的地址码，～为数据输入，为数据输出，则输出与～和、之间的逻辑表达式为（ ）。 A. B. C. D. 12、8线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出的值是（ ）。 A．111 B.010 C.000 D.101 13、下列消除竞争—冒险的方法中错误