网站大量收购独家精品文档,联系QQ:2885784924

用QuartusII设计电子琴.pptVIP

  1. 1、本文档共29页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
用QuartusII设计电子琴

电子琴设计 设计要求 设计一个八音电子琴。 由键盘输入控制音响,同时可自动演奏乐曲。 用户可以将自己编制的乐曲存入电子琴,演奏时可选择键盘输入乐曲或者已存入的乐曲。 系统组成 系统由数控分频器和乐曲存储模块组成。 数控分频器对FPGA的基准频率进行分频,得到与各个音阶对应的频率输出。 乐曲存储模块产生节拍控制和音阶选择信号,即在此模块中可存放一个乐曲曲谱真值表,由一个计数器来控制此真值表的输出,而由计数器的计数时钟信号作为乐曲节拍控制信号。 模块设计 1.顶层模块的设计 2.自动演奏模块(automusic)的设计 3.音调发生器(tone)模块的设计 4.数控分频模块(speaker)的设计 1.顶层模块的设计 顶层模块由乐曲自动演奏(automusic),音调发生器(tone)和数控分频器(speaker)三个模块组成。 其中乐曲演奏部分又包括了键盘编码。 设置一个自动演奏/键盘输入切换auto,即当auto=“0”时,选择自动演奏音乐存储器里面的乐曲,auto=“1”时,选择键盘输入的信号。 顶层设计原理图 2.自动演奏模块(automusic)的设计 音乐存储模块的作用是产生8位发声控制输入index。 当 auto为“0”时,由存储在此模块中的8位二进制数作为发声控制输入,可自动演奏乐曲。 此模块的VHDL程序中包括两个进程,首先是对时基脉冲进行分频得到4Hz的脉冲,作为第二个进程的时钟信号,它用来控制每个音阶之间的停顿时间, 1/4=0.25s;第二个进程是音乐的存储,可根据需要编写不同的乐曲。 3.音调发生器(tone)模块的设计 音调发生器的作用是产生获得音阶的分频预置值。 当8位发声控制输入index中的某一位为高电平时,则对应某一音阶的数值将在端口tone输出,该数值即为该音阶的分频预置值,分频预置值控制数控分频器来对4MHz的脉冲进行分频,由此可得到每个音阶对应的频率。 例如输入index=,即对应的按键是2,产生的分频系数便是6809;code输出对应该音阶简谱的显示数码;high输出指示音阶高8度,低电平有效。 4.数控分频模块(speaker)的设计 数控分频模块对时基脉冲进行分频,得到与1、2、3、4、5、6、7七个音符对应频率。 该模块的VHDL程序中包含了三个进程。 首先对FPGA的32MHz的时基脉冲进行分频得到8MHz的脉冲, 然后按照tone1输入的分频系数对8MHz的脉冲再次分频,得到所需要的音符频率。 第三个进程的作用是在音调输出时再进行二分频,将脉冲展宽,使扬声器有足够发声功率。 电子琴程序设计与仿真 电子琴程序设计与仿真 1.顶层程序与仿真 2.音阶发生器程序与仿真 3.数控分频模块程序与仿真 4.自动演奏模块程序与仿真 1.顶层程序与仿真 --文件名:top.vhd --功能:顶层文件 --最后修改日期:2004.3.20 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity top is Port ( clk32MHz :in std_logic; --32MHz系统时钟 handTOauto : in std_logic; --键盘输入/自动演奏 code1 :out std_logic_vector(6 downto 0); --音符显示信号 index1 :in std_logic_vector(7 downto 0); --键盘输入信号 high1 :out std_logic; --高低音节信号 spkout :out std_logic); --音频信号 end top; architecture Behavioral of top is component automusic Port ( clk :in std_logic; Auto: in std_logic; index2:in std_logic_vector(7 downto 0);

文档评论(0)

panguoxiang + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档