简易逻辑分析仪设计概要.doc

辽 宁 工 业 大 学 电子综合设计与制作 课程设计（论文） 题目：简易逻辑分析仪 院（系）： 电子与信息工程学院 专业班级： 电子081 学 号： 080404009 学生姓名： 东宇 指导教师： （签字） 起止时间：2011.12.26—2012.01.06  课程设计（论文）任务及评语 院（系）：电子与信息工程学院 教研室：电子信息工程 学 号 080404009 学生姓名 东宇 专业班级 电子081 课程设计题目 简易逻辑分析仪 课程设计（论文）任务 任务和要求： 设计并制作一个1）制作数字信号发生器 能产生8路可预置的循环移位逻辑信号序列，输出信号为TTL电平，序列时钟频率为100Hz，并能够重复输出。 （2）制作简易逻辑分析仪 a．具有采集8路逻辑信号的功能，并可设置单级触发字。信号采集的触发条件为各路被测信号电平与触发字所设定的逻辑状态相同。在满足触发条件时，能对被测信号进行一次采集、存储。 b．能利用模拟示波器清晰稳定地8路信号波形0kΩ，其逻辑信号门限电压可在0.25~4V范围内按16级变化，以适应各种输入信号的逻辑电平。 d．每通道的存储深度为20bit。 进度计划 1、布置任务，查阅资料，理解掌握系统的控制要求。（1天） 2、设计简易逻辑分析仪的系统接线图。（2天） 3、建立简易逻辑分析仪的框图。（2天） 4、绘制框图。（2天） 5、对系统进行仿真，确定PID控制参数，分析系统性能。（2天） 6、撰写、打印设计说明书（1天） 指导教师评语及成绩 平时： 论文质量： 答辩： 总成绩： 指导教师签字： 学生签字 年 月 日 注：成绩：平时20% 论文质量60% 答辩20% 以百分制计算  摘 要 本系统的设计电路由8位数字信号发生器电路、数据采集电路、功能控制系统、显示电路四部分构成。8位数字信号发生器电路：由单片机、液晶、按键等元器件组成，可以产生8路循环移位逻辑信号序列，并能设定、调节并显示预置值。数据采集电路：由单片机控制，含有RAM及8位输入电路等，能够采集并存储输入的8位逻辑序列。功能控制系统：它也是由单片机控制，完成设定、显示、调整系统各功能项的任务。显示电路：主要由可编程逻辑器件CPLD和电平移位及扫描电路组成，用于将RAM中的8路逻辑序列取出，将其高速送入示波器稳定显示。 关键词：可编程器件CPLD；电平位移；扫描电路； 目 录 第1章 绪论 1 1.1 逻辑分析仪在数字科技中的地位 1 1.2 本文研究内容 1 第2章 方案论证 2 第3章 系统原理框图 4 第4章 系统电路 5 4.1 8位数字信号发生器 5 4.2功能控制系统 5 4.3数据采集电路 6 4.4显示系统 6 第5章 系统软件设计 7 第6章 调试过程及功能实现 10 第7章 结果分析 12 第8章 总结 13 参考文献 14 附录1 15 绪论 逻辑分析仪在数字科技中的地位数字科技对检测仪器的需求 20 世纪 70 年代以来，大规模集成电路、可编程逻辑器件、高速数据信号处理器和计算机技术等高新技术得到迅猛发展，为解决数字备、计算机及 VLSI 等电路在研制、生产、检修和维护中的测试问题，出现了一类新的测试设备。因为其被测系统的信息载体主要是二进制数据流，为区别于频域或时域的测量，把这一类测试统称为数据域（DataDomain）测试，即有关数字系统的测试称为数据域测试。以离散时间或事件出现的次序为自变量，状态值为因变量的函数关系属数据域范畴。因此数据信息是由状态空间概念、数据格式和数据源构成的。它与频域或时域的信息不一样，具有以下一些特征： 1 数字信息几乎都是多位传输的。 2 数字信息是按时序传递的。 3 许多信号仅发生一次。有些信号虽然可以重复发生，但是它们是非周期性的。 4 造成系统出错的误码常混在一串正确的数据流中，实际上只有错误已经发生以后才能辨认出来。5 信号的速度变换范围很大（如高速运行的主机和低速的外围设备）系统的检测不可能象对模拟系统那样。用模拟示波器清晰稳定地8路信号波形0kΩ，其逻辑信号门限电压可在0.25~4V范围内按16级变化，以适应各种输入信号的逻辑电平。 4．每通道的存储深度为20bit。  方案论证 简易逻辑分析