第四章常用Verilog语法之二讲义.ppt

* * * * * reg[15:0] flag; integer i;//to be used to count initial begin flag=16b0010_0000_0000_0000; i=0; begin:block1 while(i16) begin if(flag[i]) begin $display(Encountered a TRUE bit at element number %d,i); disable block1; end i=i+1; end end end 4.9 赋值语句和块语句 赋值语句： 非阻塞赋值方式(non_blocking) 阻塞赋值方式(blocking) * * 4.9 赋值语句和块语句 非阻塞赋值方式(non_blocking): b=a； b的值并不是立刻改变； 块结束后才完成赋值操作。 * * 阻塞赋值方式(blocking): b=a； b的值在赋值语句执行完后立刻改变； 赋值语句执行完后，块才结束。 4.9 赋值语句和块语句 always @(posedge clk) begin b=a; c=b; end * * 4.9 赋值语句和块语句 always @(posedge clk) begin b=a; c=b; end * * 4.9 关键词 在verilog hdl中，所有的关键词是事先定义好的确认符，用来组织语言结构。关键词用小写字母定义。注意变量的定义不要与这些关键词冲突。 * * * * * * * 对于逻辑等式运算符，由于操作数中某些位可能X和Z，结果可能为不定值X。 Case等式运算符： * * * * 作业3：自己编一个程序，验证移位对位数变化的影响。什么情况下位数不变，什么情况下位数发生变化。 注意变量位数的变化 * * * * 计算表达式Marks 18; 如果真, Grade_A 赋值为Student; 如果Marks =18, Grade_C 赋值为Student * * VerilogLangRefManual[1]1991.pdf page56 * 块名是该块的名字，一个标志名； 块内声明语句可以是参数声明语句、reg型变量声明语句、integer型变量声明语句和real型变量声明语句。 * 块名是该块的名字，一个标志名； 块内声明语句可以是参数声明语句、reg型变量声明语句、integer型变量声明语句和real型变量声明语句。 * * 块名是该块的名字，一个标志名； 块内声明语句可以是参数声明语句、reg型变量声明语句、integer型变量声明语句和real型变量声明语句，time型变量声明语句、event说明语句 * 块名是该块的名字，一个标志名； 块内声明语句可以是参数声明语句、reg型变量声明语句、integer型变量声明语句和real型变量声明语句。 * 块名是该块的名字，一个标志名； 块内声明语句可以是参数声明语句、reg型变量声明语句、integer型变量声明语句和real型变量声明语句。 * 块名是该块的名字，一个标志名； 块内声明语句可以是参数声明语句、reg型变量声明语句、integer型变量声明语句和real型变量声明语句。 * 块名是该块的名字，一个标志名； 块内声明语句可以是参数声明语句、reg型变量声明语句、integer型变量声明语句和real型变量声明语句。 * 块名是该块的名字，一个标志名； 块内声明语句可以是参数声明语句、reg型变量声明语句、integer型变量声明语句和real型变量声明语句。 * 第四章 常用Verilog语法之二 逻辑运算符 关系运算符 移位运算符 位拼接运算符 赋值语句 结构语句 * * 4.1 逻辑运算符 ： 逻辑与 || ：逻辑或 ！ ： 逻辑非 * * 4.1 逻辑运算符 * * 4.2 关系运算符 , ，=，= 如果声明的关系是假(false)，则返回值是0；如果声明的关系是真(true)，则返回值是1。 * * 4.2 优先级 所有关系运算符优先级相同，关系运算符优先级低于算术运算符的优先级，！优先级高于算术运算符，，||优先级低于关系运算符。 ！?算术运算符?关系运算符?，|| abxy 等价于(ab)(xy) !a ||ab 等价于(!a)||(ab) asize-1 等价于a(size-1) * * 4.3 等式