第八章数字电路概要.ppt

8.1　数字电路的基本知识 8.2　逻辑门电路 8.3　译码器与显示器件 8.5　触发器 8.6　集成时序逻辑电路 8.6.2集成移位寄器 　　触发器：具有记忆功能的逻辑部件，有两种相反的稳定输出状态。 1．基本 RS 触发器 　　(1)电路组成 　　将两个集成与非门的输出端和输入端交叉相接 基本 RS 触发器电路。 　　(2)符号 上加“－”表示低电平 低电平有效在符号图中靠近方框处用小圆圈表示， 输入有效(负脉冲输入)。 输入端，正常时二者总保持相反状态。 8.5.1　R S 触发器 定义 Q 端的状态为触发器的状态。 称触发器为 1 状态； 称触发器为 0 状态； (3)逻辑功能 触发器状态为 1； 且不管触发器原来状态是 0 还是 1 态，输出状态均为 1 态，称置 1 或置位功能， 置 1 端或置位端。 端称为 触发器状态为 0； 触发器保持原状态不变； 1 0 1 1 1 0 1 1 1 0 0 1 1 1 0 0 且不管触发器原来状态是 0 还是 1 态，输出状态均为 0 态，称置 0 或复位功能， 端称为 置 0 端或复位端。 (4)逻辑状态表 应禁止 不定 0 0 保 持 原状态 1 1 置 1 1 0 1 置 0 0 1 0 逻辑功能 Q (5)基本 RS 触发器工作波形 负脉冲触发 动画：基本 RS 触发器 2．同步 RS 触发器 　　触发器的翻转时刻受时钟脉冲 CP 控制，翻转到什么状态，仍由输入 R、S 决定。 (1)电路组成 一个基本 RS 触发器； 一个控制门(G3、G4) 　　同步是指触发器状态的改变与时钟脉冲 CP 同步进行。 。 　　CP 端及输入端 R、S 无小圆圈——正脉冲触发有效。 (2)逻辑符号 CP = 1 时，触发器状态由 R、S 决定(见逻辑状态表)。 (3)工作原理 CP = 0 时，G3、G4 输出为 1，触发器维持原态； 动画：可控 RS 触发器 (4)逻辑状态表 应禁止 不定 1 1 1 置0 0 0 1 1 置1 1 1 0 1 保持 原状态 0 0 1 保持 原状态 任意 任意 0 逻辑功能 Q S R CP (5)工作波形 　　存在问题：在 CP = 1 期间，如果输入信号发生多次变化，触发器的输出就可能发生多次翻转——空翻。 (1)电路组成 　　由两个同步 RS 触发器构成，前一级称主触发器，后一级称从触发器，输入端使用 J、K 表示，故称 JK 触发器。从触发器的状态为触发器输出状态。 (2)逻辑符号 8.5.2　主从 JK 触发器 分别是直接置位端和直接复位端。当　 ＝0 和 时，触发器被置位为 1 状态；当　 ＝0 时，触发器被直接复位为 0 状态，与 CP 无关。 D S D R D R D S 　　当 CP = 1 时，主触发器的状态由输入信号 J、K 和触发器的原状态决定。 (3) 工作原理 触发器的状态不变。 因而主从 JK 原状态不变。 ，从触发器被封锁而保持 此时， 　　当 CP 由 1 变为 0 时，主触发器被封锁，状态不变。 触发器状态一致。 主从 状态传送到从触发器 JK ， 主触发器将保存的 ，从触发器打开， 此时, (4) 结论 　　主从 JK 触发器在 CP = 1时，接收输入信号；在 CP 下降沿输出相应的状态。 　　符号中 CP 端的小圆圈表示同步脉冲的下降沿触发。 下降沿触发 (5)逻辑状态表 (6) 工作波形 翻转 1 1 置1 0 0 1 置0 1 1 0 保持 原状态 0 0 逻辑功能 Q K J 当 J = K = 1 时，触发器工作在计数状态。 动画：JK 触发器组成 动画：JK 触发器工作原理 符号： 　　CP 处不加小圆圈，表明触发器是由 CP 脉冲的上升沿触发。 　　CP 脉冲上升沿到来后触发器的状态，等于上升沿到来之前输入端 D 的状态。 逻辑状态表： 置 1 1 1 置 0 0 0 逻辑功能 Q D 工作波形： 8.5.3　D 触发器 符号： 由 CP 脉冲的下降沿触发。 T 等于 0 时，触发器保持原状态不变；　 T 等于 1 时，触发器翻转。 逻辑状态表： 工作波形： 翻转 1 保持 原状态 0 逻辑功能 Q T 是一种只具有保持和翻转逻辑功能的触发器。 8.5.4　T 触发器 动画：触发器功能总结 8.6.1　集成计数器 8.6.2　集成移位寄存器 　 　　计数器：对输入脉冲的个数进行计数的电路。 由具有记忆功能的触发器组成。 　　一个触发器可以计 1 位二进制数，n 个触发器可计 n 位二进制数。 　　同步计数器：计数脉冲同时加到计数器中各个触发器的时钟脉冲端。 　　异步计数器：计数脉冲不是同时加到计数