第七章存储器电路2合编.ppt

第七章半导体存储器 第七章半导体存储器 二、RAM存储容量的扩展 例: 1K × 1位的芯片构成1K × 8位的存储系统 例1 用4K×4位的RAM扩展为4K×16位的RAM 2.字数的扩展 §7-3 只读存储器（ROM） 二、固定ROM 二、可编程ROM * §7-2随机存取存储器（RAM） §7-3只读存储器（ROM） §7-1概述 掌握半导体存储器字、位、存储容量、地址、等基本概念。 掌握RAM存储容量的扩展方法 基本要求 了解半导体存储器的存储单元的组成及工作原理 一、存储器分类： RAM (Random-Access Memory) ROM (Read-Only Memory) SRAM DRAM 固定ROM 可编程ROM 半导体存储器是用来存储大量二值数据的器件。 §7-1 概述 按功能分 PROM EPROM E2PROM Flash存储器 RAM是随机存取存储器，在任意时刻，对任意单元可进行存/取（即：读/写）操作。 RAM特点: （1）灵活－程序、数据可随时更改； （2）易失性－断电或电源电压波动, 会使内容丢失。 ROM是只读存储器，在正常工作状态只能读出信息，不能随时写入。 ROM特点： （1）非易失性－信息一旦写入，即使断电，信息也不会丢失，具有非“易失”性特点。常用于存放固定信息（如程序、常数等）。 （2）编程较麻烦－需用专用编程器。 存储矩阵用于存放二进制数，一个单元放一位，排列成矩阵形式。 存储矩阵 读/写控制电路 地址译码器 数据输入/输出 地址输入 控制信号输入( CS 、R/W) 读/写控制电路完成对选中的存储单元进行读出或写入数据的操作。把信息存入存储器的过程称为“写入”操作。反之，从存储器中取出信息的过程称为“读出”操作。 地址译码器的作用是对外部输入的地址码进行译码，以便唯一地选择存储矩阵中的一个存储单元。 一、RAM的基本结构 §7-2 随机存取存储器（RAM） 例如：容量为256×1 的存储器 1.地址译码器 8根列地址选择线 32根行地址选择线 32 ×8 =256个存储单元 译码 方式 单译码 :n位地址构成 2n 条地址线 双译码 :地址分别由行译码器和列译码器共同译码 若地址A7-A0=001 00001，将选中哪个存储单元读/写？ 若容量为256×4 的存储器，有256个字，8根地址线A7-A0，但其数据线有4根，每字4位。 8根列地址选择线 32根行地址选择线 1024个存储单元 若地址A7-A0 = 000 11111，哪个单元的内容可读/写？ 2.存储矩阵 静态RAM存储单元（SRAM）--以六管静态存储单元为例 基本RS触发器 控制该单元与位线的通断 控制位线与数据线的通断 Xi =0，T5、T6截止，触发器与位线隔离。 T1-T6构成一个存储单元。T1-T4构成基本RS触发器。T5、T6为本单元控制门。 来自行地址译码器的输出 2.存储矩阵 Xi =1，T5、T6导通，触发器与位线接通。 Yj =1，T7 、T8均导通，触发器的输出与数据线接通，该单元数据可传送。 来自列地址译码器的输出 静态RAM存储单元（SRAM）--以六管静态存储单元为例 来自行地址译码器的输出 3.片选信号与读/写控制电路 当CS=0时，选中该单元。若R/W=1，三态门1、2关, 3开，数据通过门3传到I/O口，进行读操作； 当CS=1时，三态门均为高阻态，I/O口与RAM内部隔离。 当Xi和Yi中有一消失，该单元与数据线联系被切断，由于互锁作用，信息将被保存。 若R/W=0，门1、2开，门3关，数据将从I/O口通过门1、2，向T7、T8写入，进行写操作。 数字系统中单个存储芯片往往不能满足存储容量的要求需要把若干个存储芯片连接在一起，以扩展存储容量。 方法：增加字长（位数）或字数来实现。 1.字长（位数）的扩展 RAM芯片为1位、4位、8位、16位、32位等。位扩展可利用芯片的并联方式实现，即将RAM的地址线、读/写控制线片选信号对应的并联起来，而各个芯片的数据输入/输出端作为字的各个位线。 ··· CS ┇ A11 A0 ··· R/W R/W CS A0 A11 4K×4位（1） I/O0 I/O1 I/O2 I/O3 R/W CS A0 A11 4K×4位（4） I/O0 I/O1 I/O2 I/O3 ··· ··· ┇ ┇ D0 D1 D2 D3 D12 D13 D14 D15 字数的扩展利用外加译