九章存储层次.pptVIP

湖南大学计算机与通信学院 9.1 存储器的层次结构 2. 读数据 CPU必须给出两个值： ◆ 第一个值：要被匹配的数据值（参数或数据） ◆ 第二个值：哪些位需要检查（屏蔽位或关键位） 如果满足如下的公式，则匹配就会发生 例如(参考图9.2)： 屏蔽寄存器K ? 1111 0000 0000 0000 数据寄存器D ? 1010 XXXX XXXX XXXX 数 据 位M ? 1010 1101 0000 0111 执行 0000 XXXX XXXX XXXX 执行 1111 XXXX XXXX XXXX 执行 1111 1111 1111 1111 ◆ 作用于数据行或数据块的相联存储器 9.3.1 分页 页面：在分页技术中，整个逻辑地址空间被划分为连续的块叫做页面 页面的特点： 每个页尺寸相同 页面不可重叠，每个逻辑地址确切地 属于某个页面 一个页面或者包含程序指令或者包含数据，不能同时包含两者 4. 可能导致内部碎片问题 内部碎片：假设MMU实现的页式存储器中每个页面大小为4K，一个4K+1大小的程序需要MMU分配两个存储器页面，尽管它的第二个页面只用了4K单元的一个单元，这就是所谓的内存碎片 图9.10 相对简单CPU一种可能的内存配置 它具有64k的逻辑地址空间，16k的物理内存，页面大小4k 分页系统必须解决的问题： 何时将某页移入内存？ CPU如何在物理内存找到数据，尤其逻辑地址和物理地址不一至的情况下？ 当所有页框都装有页面，而CPU需要访问的数据不在这些页面怎么办？ 存储管理单元处理上述所有问题 完成逻辑地址到物理地址的转换 产生缺页故障，将数据从页面装入到物理内存 产生请求页，把新的请求页移入到物理内存 图9.11 存储器层次结构中的MMU配置 在处理器需要访问数据，MMU将数据从逻辑地址装入物理地址的整个处理过程中，CPU没有访问物理单元的任何信息 例：指令 LDAC 4324H如何理解？ 答案： 把数据从逻辑地址4234H装入累加器 将逻辑单元4234H的数据装入累加器，此数据实际存储在物理单元3234H中 系统更倾向解释成1 页表的概念 MMU用页表来跟踪哪一页存储在哪个帧中 页表的组成（如图9.12）： 帧指示域(frame) 有效位(valid) 计数值（count,有些页表不需要） 脏位(dirty) 图9.12 （a）为页表，（b）为对应的物理内存 相对简单CPU的页表，有16K的物理内存，页面大小为4K。 页表包含了16个单元，每一单元对应逻辑地址空间的一个页面，它包含一个2bit的域，表明了该逻辑页存储在哪一个页框中 每一单元还包含一个有效位 0页，对应于逻辑地 址0000H~1FFFH， 存储在1号页框中，物理地址为1000H~1FFFH MMU中逻辑地址到物理地址的转换 MMU将逻辑地址看作两个部分 页和偏移量 例：考虑LDAC 4234H，MMC如何将逻辑 地址4234H转换成物理地址（如图9.13） 图9.13 用页表将逻辑地址转换成物理地址 高4位逻辑地址表明页号，剩下的12位为偏移量 四个高位为0100 页框号11表明页被映射到页框3 此值与12位的偏移量拼接，生成物理地址11 0010 0011 0100 第九章 存储层次 9.1 存储器的层次结构 9.2 Cache存储器 9.3 虚拟存储器 9.4 基本Cache和虚拟存储器的扩展 9.5 实例：Pentium/Windows个人计算机 上的内存管理 同济大学 软件学院 图9.1 一般的存储器层次 物理内存：由动态RAM组成。 Cache存储器：由静态RAM构成，比DRAM快得多，但也 昂贵的多。Cache是物理内存的部分副本。 虚拟存储器：空间比物理内存大得多的逻辑空间。 9.2 Cache存储器 目标：弥补主存速度的不足 9.2.1 相联存储器 ◆ 一般存储器 接收一个地址，访问该地址中的数据。 ◆ 相联存储器：按内容访问的存储器。 并行有哪些信誉好的足球投注网站所有单元，标记那些与特定数据匹 配的单元，然后连续读出匹配的数据值。 1. 相联存储器的内部组织结构 3. 将数据写回相联存储器 CPU把数据送到数据寄存器并发出写信号。相联存储器检查所有单元的有效位，并找到有效位为0的一个单元，如果找到，把数据存到这个单元，同时将有效位设为1。如果没有找到，必须采用替换算法清除一个单元来保存数据。 常见的替换算法 FIFO LRU RANDOM 9.2