二章逻辑门电路.pptVIP

2．或门电路 二、三极管非门电路 三、DTL与非门电路 2.2 TTL逻辑门电路 二、TTL与非门的开关速度 （2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。 2．几个重要参数 （1）输出高电平电压VOH——在正逻辑体制中代表逻辑“1”的输出电压。VOH的理论值为3.6V，产品规定输出高电压的最小值VOH（min）=2.4V。 （2）输出低电平电压VOL——在正逻辑体制中代表逻辑“0”的输出电压。VOL的理论值为0.3V，产品规定输出低电压的最大值VOL（max）=0.4V。 （3）关门电平电压VOFF——是指输出电压下降到VOH（min）时对应的输入电压。即输入低电压的最大值。在产品手册中常称为输入低电平电压，用VIL（max）表示。产品规定VIL（max）=0.8V。 3．抗干扰能力 低电平噪声容限 VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V 高电平噪声容限 VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V 1．输入低电平电流IIL与输入高电平电流IIH（1）输入低电平电流IIL——是指当门电路的输入端接低电平时，从门电路输入端流出的电流。 可以算出： （2）输入高电平电流IIH——是指当门电路的输入端接高电平时，流入输入端的电流。 有两种情况: ①寄生三极管效应： IIH=βPIB1， βP为寄生三极管的电流放大系数。 由于βp和βi的值都远小于1， 所以IIH的数值比较小，产品规定：IIH＜40uA。 （1）灌电流负载——当驱动门输出低电平时，电流从负载门灌入驱动门。 NOL称为输出低电平时的扇出系数。 （2）拉电流负载——当驱动门输出高电平时，电流从驱动门拉出,流至负载门的输入端。 一般NOL≠NOH，常取两者中的较小值作为门电路的扇出系数，用NO表示。 2．或非门 3．与或非门 在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。普通的TTL门电路不能进行线与。 为此，专门生产了一种可以进行线与的门电路——集电极开路门。 （1）当输出高电平时， RP不能太大。RP为最大值时要保证输出电压为VOH（min）。 得： （1）三态输出门的结构及工作原理。 当EN=0时，G输出为1，D1截止，相当于一个正常的二输入端与非门，称为正常工作状态。 当EN=1时，G输出为0，T4、T3都截止。这时从输出端L看进去，呈现高阻，称为高阻态，或禁止态。 三态门在计算机总线结构中有着广泛的应用。 （a）组成单向总线——实现信号的分时单向传送。 逻辑关系：（设两管的开启电压为VT1=VT2=4V，且gm1＞＞gm2 ） （1）当输入Vi为高电平8V时，T1导通，T2也导通。因为gm1＞＞gm2，所以两管的导通电阻RDS1＜＜RDS2，输出电压为： 1．逻辑关系： （设VDD＞（VTN+|VTP|），且VTN=|VTP|） （1）当Vi=0V时，TN截止，TP导通。输出VO≈VDD。 （2）当Vi=VDD时，TN导通，TP截止，输出VO≈0V。 （1）当Vi＜2V，TN截止，TP导通，Vo≈VDD=10V。 （2）或非门 （3）带缓冲级的门电路 当EN=1时，TP2和TN2同时截止，输出为高阻状态。 所以，这是一个低电平有效的三态门。 4 ．CMOS传输门 1．CMOS逻辑门电路的系列 （1）基本的CMOS——4000系列。 （2）高速的CMOS——HC系列。 （3）与TTL兼容的高速CMOS——HCT系列。 2．CMOS逻辑门电路主要参数的特点 （1）VOH（min）=0.9VDD； VOL（max）=0.01VDD。 所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。 （2）阈值电压Vth约为VDD/2。 （3）CMOS非门的关门电平VOFF为0.45VDD，开门电平VON为0.55VDD。因此，其高、低电平噪声容限均达0.45VDD。 （4）CMOS电路的功耗很小，一般小于1 mW/门； （5）因CMOS电路有极高的输入阻抗，故其扇出系数很大，可达50。 一、TTL与CMOS器件之间的接口问题 两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件： 驱动门的VOH（min）≥负载门的VIH（min） 驱动门的VOL（max）≤负载门的VIL（max） 驱动门的IOH（max）≥负载门的IIH（总） 驱动门的IOL（max）≥负载门的IIL（总） （b）用TTL门电路驱动5V低电流继