电平异步时序逻辑电路设计.ppt

5．3 电平异步时序逻辑电路的设计 5．3．1 设计步骤 1．建立原始流程表 根据原始时间图或总态图形成流程表，建立过程如下： ⑴ 画出典型输入、输出时间图并设立相应状态 画时间图时应正确体现设计要求，满足不允许两个或两个以上输入信号同时变化的约束条件，并尽可能反映输入信号在各种取值下允许发生的变化。 ⑵ 建立原始流程表 ① 画出原始流程表，填入稳态和相应输出 ② 填入非稳态并指定非稳态下的输出 ③ 填入无关状态和无关输出 解：⑴ 画出典型输入、输出时间图，并设立相应状态 t0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 x1x2 00 10 00 01 11 10 11 01 00 10 11 x1 x2 Z ① ② ① ③ ④ ⑤ ④ ⑥ ① ② ④ ⑵ 建立原始流程表 ① 作原始流程表，填入稳态和相应输出 2．化简流程表 原始流程表的化简建立在状态相容基础上。 原始流程表的每一行代表一个稳态，相容状态的概念被引申到相容行的概念。 相容行：如果原始流程表中两行（或多行）的每一列的激励状态和输出状态都是相容的，那么这两行就是相容行。 在检查激励状态时，按以下原则确定稳态、非稳态和任意状态的相容性。 ① 稳态 i 和非稳态 i 相容，合为稳态 i ② 若稳态 i 与稳态 j 相容，则稳态 i 与非稳态 j 相容，非稳态 i、j 相容 ③ 稳态 i 和非稳态 i 均与任意状态 “d” 相容 ④ 任意状态 “d” 与任意状态 “d” 相容 引入相容行概念后，原始流程表的化简与不完全给定状态表的化简过程相同，其一般步骤为： 作隐含表，找出相容行； 作合并图，求出最大相容行类； 从相容行类中选择一个最小闭覆盖； 作出最简流程表。 解：① 作隐含表，找出相容行。 （略）从三个最大相容类中挑选 ( 1，2，3 )、( 4，5，6 ) 的集合，可满足覆盖、最小、闭合条件，因此为原始流程表的最小闭覆盖。 ④ 作出最简流程表 将最小闭覆盖中的两个最大相容类 ( 1，2，3 )、( 4，5，6 ) 分别用A、B 表示，代入原始流程表，可得最简流程表。 相邻状态：是指稳态下输入取值作相邻变化时，需要直接转换的状态。 相邻分配：是指分配给相邻状态的代码，为相邻代码（仅一位不同）。 按此原则，可保证状态转移时仅有一个状态变量变化，可避免竞争。 为了体现各状态的相邻关系，用圆圈表示状态，用线段连接两个相邻状态，可得到状态相邻图。 例：对下列流程表进行状态编码。 根据 “相邻分配” 原则，为 A、B，A、C，C、D 分配的二进制代码应为相邻代码，并确定状态分配方案。 5.3.2 电平异步时序逻辑电路设计举例 例：用与非门设计一个单脉冲发生器。电路输入 x1、x2，输出 Z。 不按按钮（ x1 = 0）时，脉冲被封锁；按下按钮并释放（ x1 由 0→ 1 再由 1→ 0）后，输入端将一个完整脉冲送输出端 Z。每启动一次，必须在输出一个完整脉冲后才可再次启动。 解：⑴ 建立原始流程表。根据题意可作出典型输入、输出时间图。 规定每启动一次，必须输出一个完整脉冲后才能再次启动，所以在稳态⑤不允许输入从 10→ 11，在稳态⑥不允许输入从00→ 01，在稳态⑦不允许输入从 10→ 11，故在流程表响应位置上填入任意状态和任意输出 “d”。不允许出现的状态进行同样处理。 根据选择最小闭覆盖条件，选择相容行类集合{(1，2)、(3，4，5)、(6)、(7)}。将相容行类分别用 A、B、C、D 表示，可得最简流程表。 ⑶ 状态编码 根据流程表作出状态相邻图。设二次状态用 y2、y1 表示，A、B、C、D 分别用 00、01、11、10 表示，将状态编码代入最简流程表，得二进制流程表。 ⑷ 确定激励函数和输出函数表达式 根据二进制流程表，作出激励函数和输出函数卡诺图： 根据卡诺图化简，可得到激励函数和输出函数表达式： * * 例：某电平异步时序电路有两个输入 x1 和 x2，一个输出 Z。输入输出关系为：当 x1x2 的变化序列为 00→01→11 时 ，Z = 1，否则 Z = 0。 画出典型输入、输出时间图，并设立相应状态。 例：某逻辑电路有两个输入 x1 和 x2，一个输出 Z。输入输出关系为：当 x1x2 = 00 时 Z = 0，此后 x1x2 = 01 或 x1x2 =