单片机原理第3章讲述.ppt

Powerpoint 制作： 五邑大学信息工程学院 刘焕成 电话：0750-3299035(O) 课程主讲：XXX 第3章内容提示 工程需求分析 系统单片机选型 单片机正常工作的硬件条件 51系列单片机的存储器结构 针对项目的系统硬件设计 3.1.1 MCS-51系列单片机硬件资源 1．MCS-51系列单片机存储器结构 单片机的存储器空间分布方式有两类体系结构： （1）独立编址结构：程序和数据存储器各自独立编址。 （2）统一编址结构：程序和数据存储器统一编址。 51机采用独立编址结构，程序和数据存储器各自独立，编址范围均为64K。两种体系结构的原理框图如图3-1和图3-2所示。 2．总线（BUS）概念 总线是计算机中各部件之间传送信息的公共通道。微机中有内部总线和外部总线两类。 内部总线是CPU与内部部件之间联系的通道。 外部总线是CPU与外扩部件之间信息交换的通道。 总线包括：数据总线DB（Data Bus），地址总线 AB（Address Bus）和控制总线 CB（Control Bus）。 数据总线结构上要求是双向的。内部数据总线的位数（也称为宽度），它和微处理器的位数相同。 地址总线用来传送地址信息。地址信息是从CPU发出的。因此，地址总线是单向的。地址总线的位数决定了CPU可直接寻址的存储空间范围。比如8位单片的地址总线一般是16位，因此，CPU最大可直接寻址的存储空间范围为216=64K（65536）字节。 控制总线用来传输控制信号。如存储器的读/写信号、地址锁存信号、程序存储器选通信号等。因CPU而不同。 3．MCS-51系列单片机内部结构 图3-3是MCS-51系列单片机内部结构框图。标准51主要有9个主要部分： （1）中央处理器（CPU）。 （2）存储器区。 （3）指令流水线：负责为CPU输送指令代码。 （4）特殊功能寄存器组（SFR），负责单片机上所以硬件资源的管理。 （5）I/O及外设：4个并行8位I/O，5个中断源、2个优先级的中断控制器；1个支持多机通信的全双工的异步串口；2个16位定时计数器。其资源参考表3-1。 （6）时钟振荡电路，有内部和外部两种时钟方式。 （7）定时控制逻辑。 （8）电源管理模块。 （9）外部并行扩展总线。当单片机工作于总线扩展方式时，P0、P2、P3.6（ ）、P3.7（ ）加上 和ALE共20条I/O线，构成51机的分时复用总线。51机共有4个控制信号。其中 分别是复位和程序存储器选择信号。而其它则是动态信号。 3.1.2 标准51的管脚排列及功能 图3-7是40管脚DIP封装的51系列单片机的管脚图。图中有*标记为52系列所有。 管脚分以下几个部分： 1．电源部分。 由VCC（40脚）VSS（20脚）外接电源地两管脚组成。51均为+5V供电，电压范围一般为（5?5%）V。 2．定时及控制部分 1）内部振荡电路 外接晶体构成内部时钟方式，此时：XTAL1为芯片内部振荡电路输入端；XTAL2是芯片内部振荡电路输出端。 当51机用外部时钟时，时钟信号直接从XTAL1管脚输入。两种时钟方式如图3-6、3-7所示。 图3-8是一个实用振荡源的参考电路图。振荡器的频率稳定度可高达10-5或更高。 RST是复位信号输入端，高电平有效。即51系列均为高电平有效复位型单片机。 单片机上电后，时钟电路开始工作。此时，若在RST管脚上出现持续24个时钟周期以上高电平，就可使51机完成复位。 图3-9为一种低成本上电自动复位电路。 图3-10是带手动复位的上电自动复位电路。复位时间都在20mS左右（用电路的时间常数估计）。 3）程序存储器选择 /VPP：内部/外部程序存储器读选通端。  当 接高电平时，51机复位后CPU从片内程序存储器取指；若 接低电平，CPU将从片外程序存储器取指。 3．I/O及外设部分。 标准51的I/O口，中断、计数输入；异步串行接口的物理实体都集中于此，见图3-3。 51系列单片机的I/O多数都是多功能复用的，原因是：在有限的管脚上，实现更多的功能所采取的策略。 标准51的P0、P2口复用情况就是兼作地址数据总线。而片内外设（不包括I/O）的对外端口都集中在P3口上。标准51系列单片机，I/O复用情况如表3-2所示。 在做I/O分配时，尽量考虑保留第二功能，只有在第二功能满足需求时，才考虑将它们应用于I/O，以免造成资源的打损失。对51机，安排I/O时可考虑P1、P2、P0、P3.6、P3.7，尽量不要用P3口的其它位用作I/O。 3.3 单片机正常工作的硬件条件 问题：先不涉及软件及自身的硬件设施，