DDPP课程设计题读目.doc

注意事项： 1、每个同学做两个题目（组合逻辑设计和时序逻辑设计各选做一个）。 2、可以自由组队，每队人数不超过3人，并且需有分工。 3、题目也可以自拟，但需得到任课老师的认可。 4、鼓励将设计论文向各类期刊投稿，只要获得采用发表，本项成绩即为满分。 5、课程设计报告的要求： 题目 学号和姓名 任务和要求 总体方案的选择 设计思路的介绍 Verilog HDL代码 仿真结果截图 结果分析 总结 参考文献 第16周周二上交纸质版的课程设计报告。 组合逻辑电路的课程设计题目 1、设计一个保险箱用的4位数字代码锁，该锁有规定的地址代码A、B、C、D，4个输入端和一个开箱钥匙孔信号E的输入端，锁的代码由实验者自编。当用钥匙开箱时，如果输入的4个代码正确，保险箱被打开；否则，电路将发出警报（可用发光二极管亮表示）。 具体要求：1）写出该组合逻辑电路的分析和设计方法； 2）参考有关资料画出原理图，找出要使用的芯片； 3）画出真值表以验证是否正确； 4）使用Verilog HDL语言进行仿真。 2、试用十按键开关，与非门和七位显示数码管设计一个显示0-9的手动记分控制电路。 具体要求： 1)阐述设计思路； 2）列出真值表； 3）画出设计的逻辑图； 4）试用Verilog HDL对所画电路进行仿真； 5）试设计两种方案完成此项设计。 3、使用74LS83构成4位二进制全加/全减器。 具体要求：1）列出真值表； 2）画出逻辑图； 3）用Verilog HDL进行仿真； 4、设计一个多通道数据分时传送系统。 提示：多通道数据分时传送系统原理是，通过数据选择器将并行数据分时一一送出，再通过数据分配器(用译码器实现)将接收到的串行数据分配到其各个相应的输出端口，从而恢复原来的并行数据．数据分配器选用74154，为4～16线译码器，数据选择器选用74151A，为8选1数据选择器。 具体要求：1）列出真值表； 2）画出逻辑图； 3）试用Verilog HDL进行仿真； 5、设计一个多数判决器 设计内容： 该判决器的输入为11位的向量，若其中1的数量超过0的数量，输出设置为1。当Data_Ready信号为1时，才对输入数据进行检查。 设计要求: 1）给出系统的设计思路，设计各层次的verilog文件。 2）利用modelsim等软件对设计进行编译、调试。 3）通过功能仿真、时序仿真进行功能测试。 设计报告要求： 1）给出设计方案，画出设计的总体框图以及功能分割图，并做相应说明。 2）打印各层次的verilog文件。 3）给出测试结果。 时序逻辑电路的课程设计题目 1、出租车计价器 设计内容：1）进行需求分析，确定总体框架； 2）画出逻辑图； 3）对设计的电路进行仿真； 设计要求：1)根据出租车上的速度传感器传来的脉冲个数和设置的里程单价来计算对应的总价格，并将总价格通过LED实时显示； 2)起步价可以设置； 3）里程单价可以设置； 4）可以对总价格进行复位，从而为下次计费做好准备； 设计提示：本设计应主要实现两个功能，显示行驶里程与总价。行驶里程的计算可由计数器实现，每一个脉冲假设为1Km。实验系统有标准时钟信号，因此通过分频可以获得脉冲信号。 总价格可由可控制条件的累加器实现，然后予以输出。累加器可由一个加法器和一个可复位的寄存器组成，最后设计译码器，将2位的十六进制转化为BCD码。 2、自动洗衣机控制器 设计内容：1）进行需求分析，确定总体框架； 2）画出逻辑电路图； 3）对设计电路进行仿真； 设计要求：假设自动洗衣机的定时操作顺序是，洗衣10min，排水2min，脱水3min，然后停止。设计出这个自动洗衣机的控制器。 设计提示：本设计有4个状态，分别为初始状、洗衣系统、排水系统、和脱水状态。当有复位信号时，系统进入循环控制状态，依次执行操作，可从信号灯观察到所处状态。 3、数字密码锁 设计内容： 设计一个简单的数字密码锁，假设预设密码为4位数：0000，当输入正确时输出为1、输入错误时输出为0。同时输出输入的次数，当3次以上输入错误时，输出一个超告警信号，即使第四、五次输入正确也输出告警信号。 设计要求: 1）给出系统的设计思路，设计各层次的verilog文件。 2）利用modelsim等软件对设计进行编译、调试。 3）通过功