半导体集成电路第1章节.pptVIP

 第一章 集成电路中的晶体管及寄生效应   内容提要 1.集成电路的基本概念、历史、发展 2.集成电路中的元器件结构 3.E－M模型 4.有源寄生效应及对策 5.无源寄生效应 6.集成电路中的晶体管模型 第1章 集成电路中的晶体管及寄生效应 为什么要研究寄生效应？ 1、IC中各元件均制作于同一衬底，注定了元件与元件之间，元件与衬底之间存在寄生效应。 2、某些寄生效应是分立电路没有 的，因此研究IC就必须了解这些寄生效应，产生寄生效应的原因，减弱或消除寄生效应的方法，避免影响电路的性能。 3、可能的情况下，可以利用某些寄生效应构成电路所需的元件，简化设计线路。 为全面了解寄生效应，必须熟悉IC的制造工艺及其元件的结构与形成。 §1-1 典型的TTL工艺及 晶体管结构 典型的TTL工艺与平面晶体管工艺大致相同，主要差别在于“隔离”及“隐埋”。 1、隔离 IC中，各元件均制作在硅衬底上，首先必须使各元件之间实现电隔而相互独立，因此需引入“隔离”工艺，在硅片上形成一个个相互绝缘的小区域，再在这些小区域内制作元件，这些小区域称“隔离区”或“隔离岛”。 隔离的方法通常有PN结隔离，介质隔离，PN结－介质混合隔离。目前，最简单、最低廉，也最常用的为PN结隔离。 隔离的方式及结构如下： 其中rc2的截面积小，长度长，在rcs中占有主要地位，欲减小的rcs，则主要应减小rc2。 在IC制造过程引入隐埋工艺，在淀积外延层之前，在制造晶体管的位置上，预先对衬底进行高掺杂的n+扩散，以作为集电极的电流通道，这一工艺过程称隐埋工艺，相应的n+区域称隐埋层。 加隐埋层后，rcs在20Ω~60Ω之间，取决于晶体管的面积。 3、典型的TTL工艺过程 §1-2：IC中的晶体管及其有源寄生效应 从前面的分析可知，IC中的晶体管是一个四层三结结构。存在有源寄生效应。准确地分析其特性需处理大量的非线性问题，非常困难，因此我们假定器件为一维结构，并引入大量的近似讨论其直流特性。为此我们从简单的PN结入手。引出埃伯斯-摩尔模型（Ebers-Moll） 一、理想的PN结二极管 克莱定理： 其中 : 1.数学近似: V 2.3VT 时 ： V－2.3VT 时： I=－IS0 2.一般计算: I= 0 3.工程估算: 正向导通: V=VF BE结 VF 0.7～0.75V BC结 VF 0.6～0.65V 截 止: I＝0 　　二、双结晶体管的E-M模型 讨论一个两个PN结 构成的晶体管。 （规定结电流及结电压的正向 为P→N） 当两PN结相距很远时，可以为互相无影响 　　　当两结靠得较近时，相邻两PN结存在晶体管效应,此时： 其中： αR ：反向运用共基极短路电流增益 αF : 正向运用共基极短路电流增益 　将A、B的数值代入，以矩阵表示 又： 故： 此即为双结晶体管E-M模型， 以图表示： 在这里，以PN结注入电流IDE、IDC作为参考电流，故称注入型E-M模型，利用晶体管的可逆性特性: 　　　以图表示： 将IEC，ICC两个电流源合并，则得到非线性混合型E-M模型 三、四层三结E-M模型 将IC中的晶体管简化为四层三结的一维模型 从模型可以看出，IC中的晶体管除主晶体管外，还存在一个寄生PNP管，欲得到PNP管对NPN管影响的程度，最直观的方法是引入四层三结E-M模型，并与三层二结E-M模型进行比较，仍规定电流电压的正向为P→N 　四、IC中晶体管的有源寄生效应 为便于分析，首先给出IC中晶体管的典型参数 并作如下简化： 1、PN结正偏时： 反偏时： 2、几部分电流相加时，若含有 项，则其他项可忽略。 3、不含 的几项电流相加时，和含ISS项相比，可忽略 IES ，ICS项