ICLayout_3_1综述.ppt

器件接触 实现不同导体层间的连接。 包括：接触孔和通孔 接触孔 底层金属孔，实现底层金属与不同导体层间 的连接。 通孔 实现不同金属层间的连接。 接触孔和通孔 Simplified via/contact generation v12, v23, v34, v45 ct, nwc, pwc 0.44 x 0.44 m1 0.3 x 0.3 ct 0.44 x 0.44 poly 0.6 x 0.6 m6 0.3 x 0.3 ct 0.6 x 0.6 m5 CMOS版图设计的基本技术 源漏区共用； 器件分裂； 减小寄生参数； 紧凑型版图 源漏区共用； 金属连接向内收缩； 通过小的功能块构造大的设计； 尽量将器件设计成矩形结构； 基底连接 包括：衬底连接和阱连接； 目的：避免二极管出现正偏； 阱连接：N阱总是接最高电位； N阱 P型衬底 V+ V- 衬底连接：P衬底总是接最低电位； P阱 GND VDD Notes 尽可能多的设置基底连接区； P阱衬底必须接地，而N阱衬底必须接电源。P阱接触是由P+掺杂的扩散层与金属和接触孔所组成，N阱接触则是由N+扩散层与金属和接触孔所组成。 大器件的基底连接： 器件分裂，在中间设置连接区； 在顶部设置连接区； 环器件四周设置连接区； 在布线之前先设置基底连接； 图形关系 剖面图 版图 电路图 棒状图 Schematic Diagram VDD VSS Vout Vin s d s d g g Cross-section of Transistor n-channel transistor p-channel transistor p-well n+ p+ n+ p+ n-substrate source drain source drain field oxide gate oxide metal polysilicon gate In Out V DD GND Stick diagram VSS VDD Vout Vin g g s d s d Top view of Layout Prepare Files Verify?DRC Design rule checking Schematic Editor in Cadence Tools LVS in Cadence Tools generated from schematic generated from layout LVS Error Display Verify ? Extract 版图数据文件生成 产生供实际加工用的图形数据。 主要类型： PG带（Pattern Generation) 通用数据文件 GDS、CIF、EDIF Stream out §3.3　CMOS晶体管版图 晶体管版图的形成 大尺寸器件的设计 源漏区共用 器件连接技术 紧凑型版图 基底连接 图形关系 晶体管版图的形成 多晶硅跨接有源区，即“active”层与“多晶”层相互交迭； 用一个矩形表示有源区，另一个矩形表示栅区； 交迭区域的大小确定了器件的尺寸； 在晶体管版图中，源区与漏区理论上是可以互换的。 晶体管的长度定义为：当晶体管“导通”时电子所必须移动的距离。就版图而言，是指源区与漏区间的距离。 在晶体管版图中，多晶硅导线的宽度就是晶体管的长度L ，扩散区与多晶区交迭区域的宽度就是晶体管的宽度。 交叠区域的大小确定了器件的尺寸 　　电流的总量取决于晶体管的尺寸，正比于W/L的值。 数字电路中， L大多数采用允许的最小尺寸；在模拟电路中，多采用较大的晶体管长度。 Notes 如果有源区是P+掺杂，则形成一PMOS管； 如果有源区是N+掺杂，则形成一NMOS管。 NMOS管和PMOS管版图 晶体管的有源区与衬底的类型相反：N阱中是PMOS管，P阱中是NMOS管。 P阱接触是由P+掺杂的扩散区与金属和接触孔所组成，N阱接触则是由N+扩散区与金属和接触孔所组成。 源、漏、阱间的连接是通过另外的接触层来实现的； Layout a transistor CMOS反相器版图 PMOS管位于N阱中，NMOS管位于阱外； PMOS管源极接电源，NMOS管源极接地； P管与N管的栅极相连接输入信号，漏极相连接输出信号； 在数字电路中，一般而言PMOS管与NMOS管的长度相同，但宽度不同； 一般而言，PMOS管的衬底接电源，NMOS管的衬底接地； 大尺寸器件的设计 大尺寸器件的问题 连线和衬底间、相邻层的连线间以及同层相邻连线间都会存在寄生电容；栅和衬底间也存在寄生电容； 栅连线寄生电容的大