8.5串行通信及8251串行接口电路.ppt

发送器的另一功能是发送中止符(Break)。中止符是由在通信线路上的连续的空白符(Space)组成。它是用来在全双工通信时中止发送终端的。只在8251A的命令寄存器D1(SBRK)位为“１”， 则8251A就一直发送中止符。 (3) 数据总线缓冲器。它用来与CPU的数据总线D0~D7相连。其中含有3个缓冲器：  ① 状态字缓冲器。它用来存放8251A内部的工作状态，供CPU查询、测试之用；  ② 接收数据缓冲器。用来存放接收器已经装配完毕的字符， 准备CPU来读取；  ③ 发送数据/命令缓冲器。 用来寄存CPU送入8251A的数据或命令。  (4) 读/写控制逻辑电路。用以实现对CPU输出的控制信号译码，以控制实现如表8.6 所示的读/写功能。 表 8.6 8251读/写控制功能表 2. 8251A与CPU及外设的连接 图 8.42 8251A与CPU及外设的连接 (1) 8251A与CPU之间的接口信号。8251A与CPU间的接口信号分为 4 种类型： ① 数据信号D0~D7：8251A的8条双向数据总线D0~D7与CPU的数据总线对应相连。  ② 读/写和控制信号：RD为读数据信号，低电平有效，当CPU要从8251A中的读取数据或状态字时产生此低电平有效信号以通知8251A；WR为写数据信号，低电平有效，当CPU要向8251A写入数据或命令字时产生此信号告之8251A；控制/数据端C/D在CPU向8251A送数据信息时为低电平，在送控制字或读取状态字时此端为高电平。 ③ 收发联络信号： TxRDY(Transmitter Ready)——发送准备好信号。当8251A处于允许发送状态(TxEN=“1”，CTS=“0”)，而且发送缓冲器为空时，TxRDY输出为高电平，以通知CPU，当前8251A已作好发送准备，CPU可以向8251A传送一个数据字符。当CPU与8251A之间采用中断方式联系时，TxRDY可作为向CPU申请中断的请求信号；如果采用查询方式，则与TxRDY信号相对应的状态寄存器中的状态信息供CPU查询状态之用。当8251A从CPU中接收到一个字符后，TxRDY变为低电平。 TxE(Transmitter Empty)——发送器空信号。当它有效(高电平)时，表示发送器中的并行缓冲器空。在同步方式时，若CPU来不及输出一个新字符，则TxE变为高电平，同时发送器在输出线上插入同步字符，以填补传输空隙。  RxRDY(Receiver Ready)——接收器准备好信号。当它高电平有效时，表明8251A已经从串行输入线接收了一个字符，正等待CPU将此数据取走。所以，在中断方式时，RxRDY可作为向CPU申请中断的请求信号；在查询方式时，RxRDY的状态位从CPU查询之用。 SYNDET(Synchronous Detect)——同步检测信号。仅用于同步方式。SYNDET引脚既可以作为输入，也可以作为输出，这取决于初始化程序对8251A设置的是内同步方式还是外同步方式。8251A被复位(RESET)时，SYNDET变为低电平。内同步方式时，SYNDET作为输出端。 当8251A已经检测到所要求的同步字符后，此信号变高电平，以指出8251A已达到同步。在外同步方式时，SYNDET作为输入端用。当外设(调制解调器)完成对同步字符检测后，向此输入端送入一个正跳变信号，使8251A在下一个RxC的下降沿开始装配字符。此时要求SYNDET的高电平至少应维持一个RxC周期， 直到下一个RxC的下降沿的出现。 ④ 片选信号CS，低电平有效，它由CPU的地址信号译码而形成。CS低电平有效， 8251A被CPU选中。 (2) 8251A与外部设备(调制解调器)之间的接口信号。   DTR (Data Terminal Ready)——数据终端准备好。 输出、 低电平有效。这是当CPU对8251A输出命令字使控制寄存器D1位置“１”，从而使DTR变为低电平，以通知外设，CPU当前已准备就绪。   RTS (Request To Send)——请求发送。输出、低电平有效。此信号等效于DTR，CPU通过将控制寄存器的D5置“１”，可使RTS低电平有效，用于通知外设(调制解调器)，CPU已准备好发送。 TxD(Transmitter Data)——发送器发送数据传输线。   DSR (Data Set Read