基于CPLD的出租车计费器精要.doc

  1. 1、本文档共12页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于CPLD的出租车计费器精要

课 程 设 计 课程名称 嵌入式系统课程设计 课题名称 基于CPLD的出租车计费器 专 业 电子信息工程 班 级 1201 学 号 19 姓 名 许振跃 指导老师 林愿 2015年9月16日 目 录 1 1.1 EDA发展前景 1 1.2 任务要求 1 2、设计步骤 1 2.1 信号输入 1 2.2 ?数据转换 1 2.3 数据显示 1 3、出租车计费系统的实现 2 3.1 顶层电路设计 2 3.2 子模块设计 2 4、系统仿真 5 4.1 开始信号的仿真结果 5 4.2 加速信号仿真结果 5 4.3 显示的仿真结果 5 4.4 decoder的仿真结果 6 5、 下载调试及实验结果 6 6、设计心得 7 参考文献 8 1、 课程设计任务要求 1.1 EDA发展前景 EDA技术(即Electronic Design Automation技术)就是依赖强大的计算机,在EDA工具软件平台上,对以硬件描述语言HDL(Hardware Ddscription Langurage)为系统逻辑描述手段完成的设计文件,自动地完成逻辑编译、化简、分割、综合、布局布线以及逻辑优化和仿真测试,直至实现既定的电子线路系统功能。 1.2 任务要求 CPLD为复杂可编程逻辑器件,通过EDA技术对其进行编程,可将一个较复杂的数字系统集成于一个芯片中,制成专用集成电路芯片,并可随时在系统修改其逻辑功能。并最终完成电路的编程调试。具体要求如下: 实现计费功能,计费标准为:按行驶里程计费,起步价为5.00元,并在车行3Km后按1.40元/Km计费,当计费器达到或超过20元时,每公里加收50%的车费,车停止不计费。 现场模拟功能:能模拟汽车起动、停止、暂停以及加速等状态。 (3) 按计动态扫描电路,将车费和路程显示出来,各有两位小数。 2、设计步骤 2.1 信号输入 该模块主要实现计费功能和现场模拟功能。计费标准为:按行驶里程计费,起步价为5.00元,并在车行3?km后按1.4元/km计费,当计费器达到或超过20元时,每公里加收50%的车费,车停止不计费。并以高低脉冲模拟出租汽车启动、停止、暂停、加速按钮,具有输入信号的作用。? 2.2 ?数据转换 数据转换模块是一个模为10的加法计数器,可将计费模块输出的车费和路程转换成4位的十进制数。? 2.3 数据显示 显示模块是由七段LED数码管译码和动态扫描显示两部分组成。采用的是共阴极七段数码管,根据十六进制数和七段显示段码表的对应关系,其中要求路程和车费都要用2位小数点来表示,所以须设置一个控制小数点的变量,即程序中的dp。这段程序所示的是在数码管的第二、第六个后面显示小数点,实现了路程和车费都用2位小数点表示的功能。数码管控制及译码显示模块将十进制的输入信号用七段数码管显示,由七段发光二极管组成数码显示器,利用字段的不同组合。可分别显示0~9十个数字。 3、出租车计费系统的实现 3.1 顶层电路设计 图1 系统总体框图 3.2 子模块设计 3.2.1 taxi的实现 模块taxi见下图。输入端口speedup,start,pause,stop分别为出租车计费器的加速、起动、暂停、停止按键。实现计费功能,计费标准为:按行驶里程计费,起步价为5.0元,并在车行3Km后按1.40元/Km计费,当计费器达到或超过20元时,每公里加收50%的车费,车停止不计费。 图2 taix模块 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity decoder is port(clk20mhz: in std_logic; money_in:in integer range 0 to 8000; distance_in:in integer range 0 to 8000; scan:out std_logic_vector(7 downto 0); seq7:out std_logic_vector(6 downto 0); dp:out std_logic); end; architecture one of decoder is signal clk1khz:std_logic; signal data:std_logic_vector(3 downto 0); signal m_one,m_ten,m_hun,m_tho:std_logic_vector(3

您可能关注的文档

文档评论(0)

shuwkb + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档