04第三章集成逻辑门解读.ppt

3、TTL与非门提高工作速度的原理 （2）采用了推拉式输出级 1）输入低电平电流IIL与输入高电平电流IIH①输入低电平电流IIL——是指当门电路的输入端接低电平时，从门电路输入端流出的电流，约为1mA。 ①灌电流负载——当驱动门输出低电平时，电流从负载门灌入驱动门。 NOL称为输出低电平时的扇出系数。 ②拉电流负载——当驱动门输出高电平时，电流从驱动门拉出,流至负载门的输入端。 一般NOL≠NOH，常取两者中的较小值作为门电路的扇出系数，用NO表示。 一、 VHDL的基本组成 1、参数部分——程序包 2、接口部分—设计实体： 3、描述部分—结构体： 2）带负载能力 当负载门的个数增加，灌电流增大，会使T3脱离饱和，输出低电平升高。因此，把允许灌入输出端的电流定义为输出低电平电流IOL，产品规定IOL=16mA。由此可得出: NOH称为输出高电平时的扇出系数。 产品规定:IOH=0.4mA。 由此可得出： 拉电流增大时，RC4上的压降增大，会使输出高电平降低。因此，把允许拉出输出端的电流定义为输出高电平电流IOH。 平均延迟时间的大小反映了TTL门的开关特性，主要说明门电路的工作速度。 晶体管作开关应用时，存在着延迟时间td，存储时间ts，上升时间tr，下降时间tf。在集成门电路中由于晶体管开关时间的影响，使输出和输入之间存在延迟。 平均延迟时间为： 即存在导通延迟时间tPHL和截止延迟时间tPLH。 +5V R4 R2 T3 T4 T5 R3 与非门1 截止 与非门2 导通 UOH UOL i +5V R4 R2 T3 T4 T5 R3 1、集电极开路的与非门 （1）问题的提出 i? 功耗? T4热击穿 UOL ? 与非门2： ∴不允许直接“线与” 与非门1： 三、OC门、三态门 （2）集电极开路（OC）门 以集电极开路的反相器为例，就是原反相器去掉T3 、D2， T4的集电极内部开路。 R4 T3 D2 A UCC R1 T4 R3 D1 T1 T2 Y R2 UCC2 RL 1 A Y OC反相器符号 这样就可以带一些小型的继电器。 实际上这种电路必须接上拉负载才能工作，负载的电源UCC2一般可工作在12～24V。 三、OC门、三态门 输出低电平为0.3V （ T4饱和），输出的高电平接近UCC2（ T4截止） 。 A UCC R1 T4 R3 D1 T1 T2 Y R2 UCC2 RL 输入、输出的电平不一致，这种功能叫电平转换 。 OC与非门输出并联后，所实现的逻辑功能是： Y ＆ ＆ UCC2 RL A B C D （3）OC门的应用 这种功能叫线与 。 线与 ①电平转换 ② 线与 2、三态（TS）门 三态门是指输出除了高、低电平，还有一个状态：高阻。 当 当 叫做使能端，低电平有效 现以一个三态反相器为例介绍 D1、 D2截止，实际上普通的反相器，实现正常的反相功能。 时 D1、 D2 导通，迫使T2、T3、T4都截止，输出端就呈现高阻状态 时 使能端也有高电平使能的 1 EN A Y UCC Y R4 T3 D2 A R1 T4 R3 T1 T2 R2 D2 D1 1 EN 三态反相器符号 三态门的典型应用 分时控制电路依次使三态门G1、 G2 …… G7使能（且任意时刻使能一个） ，就将D1、 D2 …… D7（以反码的形式）分时送到总线上 1 EN 1 EN 1 EN 分时控制电路 D0 D1 D7 G0 G1 G7 在一些复杂的数字系统中（如计算机）为了减少各单元电路之间的连线，使用了“总线” 0 1 1 1 0 1 1 1 0 总线 双向传输数据线 当 G1使能，G2高阻 时 当 时 G2使能，G1高阻 1 EN 1 G1 G2 1 EN AB/BA B A X 数据从A到B 数据从B到A X 0 1 0 1 3.3 CMOS门电路 VN D S G S D G VP 一、MOS管的开关特性 PMOS管 NMOS管 UGS ID 0 UT 当│uGS │ │ │ UT │ 时，MOS管工作在夹断区 开启电压 截止时漏源间的内阻ROFF很大，可视为开路 UGS ID NMOS管 UGSUT MOS管夹断 PMOS管 USGUT MOS管夹断 D G S C VN D S G S D G VP PMOS管 NMOS管 UGS ID 0 UT 当│ uGS │ │ UT│ 时，MOS导通 UGS ID 导通时漏源间的内阻RON约在1KΩ以内，且与UGS有关（ UGS ↑→RON↓ ） D G S C RON uI