1.6门电路解读.ppt

* 1.6 门 电 路 1．晶体管的开关特性 2．二极管门电路 （1）二极管与门 （2）二极管或门 3．三极管反相器（非门） 4．正逻辑与负逻辑 （1）一般规定 1 0 0 0 1 1 L H H 0 1 0 1 0 1 H L H 0 0 1 1 1 0 H H L 0 1 1 1 0 0 H L L F B A F B A VF VB VA 负逻辑真值表 正逻辑真值表 电平表 （2）负逻辑的表示方法 异或门 同或门 与门 或门 同或门 异或门 或非门 与非门 与非门 或非门 或门 与门 负逻辑 正逻辑 负逻辑 正逻辑 图1－30表示了正与非门和负或非门之间的变换关系。 1.6.2 TTL集成门电路 表1－33 国内外TTL电路系列编号对比 SN54LS/74LS CT54LS/74LS 低功耗肖特基系列 SN54S/74S CT54S/74S 肖特基系列 SN54H/74H CT54H/74H 高速系列 SN54/74 CT54/74 标准通用系列 国际通用系列编号 国内系列编号 门电路类型 1．TTL与非门 2．TTL与非门的主要外部特性 TTL与非门的主要外部特性主要有电压传输特性、输入特性、输出特性、带负载能力、传输延迟特性等。通过对它们的讨论，可以进一步了解TTL与非门的主要参数，从而更好、更合理地使用集成电路。 （1）电压传输特性 TTL与非门的电压传输特性是指输出电压V0与输入电压VI之间的对应关系曲线。该曲线可分为AB、BC、CD、DE四段，如图1－32所示。 1）输出逻辑高电平VOH和输出逻辑低电平VOL 。 输出逻辑高电平VOH是指在电压传输特性曲线的截止区的输出电压；输出逻辑低电平VOL指在电压传输特性曲线的饱和区的输出电压。 2）开门电平VON和关门电平VOFF 。 3）阀值电压VTH 。 在转折区内，TTL与非门的状态发生急剧变化，通常将转折区的中点对应的输入电压称为阀值电压VTH（或门槛电压），VTH ≈ 1.4 V。 （2）抗干扰能力 实际应用时，TTL与非门的输入端常常会出现干扰电压VR，VR与输入电压叠加后加到与非门的输入端，当VR超过一定数值时，就会破坏与非门的输出逻辑状态。把不会破坏与非门的输出逻辑状态所允许的最大干扰电压值称为噪声容限。噪声容限越大，说明抗干扰能力越强。 抗干扰能力分为输入低电平的抗干扰能力和输入高电平的抗干扰能力。前者用低电平噪声容限VNL来描述，后者用高电平噪声容限VNH来描述。 VNL = VOFF ?VILmax VNH = VIHmin ?VON （3）输入特性 TTL与非门的输入特性是指输入电压和输入电流之间的关系曲线。典型曲线如图1－33所示。 （4）输入负载特性 （5）输出特性 （6）带负载能力 TTL与非门的负载能力是指其承受负载电流大小的能力。由于存在拉电流和灌电流两种负载，为便于描述，用带同类门的个数来表示其负载能力。并将带同类门的个数称为扇出系数。 扇出系数 式中IOLmax为VOL不大于0.35 V时的最大灌电流；IIS为输入短路电流。 （7）传输延迟时间 由于晶体管从导通变为截止或从截止变为导通都需要一定的时间，并且晶体管、电阻、连线等均存在寄生电容，所以当向门电路施加输入信号时，输出信号不能立即响应输入信号的变化，而存在一定的时间延迟，如图1－37所示。 （8）动态尖峰电流 当输入信号由高电平变为低电平时，会出现T1、T2、T3、T4 同时导通的瞬时状态，这时在电阻R1、R2、R4上均有电流流过，因此电源电流将出现瞬时最大值 3．集电极开路与非门 4．三态输出门 三态输出门（Three-State Output Gate）简称三态门或TS门，是在典型门电路的基础上加控制端和控制电路构成的，如图1－43所示。 1.6.3 CMOS门电路 1．CMOS反相器 2．CMOS与非门 3．CMOS三态门 4．CMOS传输门 1.6.4 门电路使用注意事项 1．TTL门电路使用注意事项 （1）电源要求 1）电源电压范围为5 V±10%，有的要求5 V±5%。电流应有一定的富裕量，接线时电源极性必须正确，不能接反，否则会烧坏芯片。 2）电源入口处应接20~50 ?F的滤波电容以滤除纹波电压。 3）在芯片的电源引脚处接0.01~0.1 ?F的滤波电容以过滤来自电源输入端的高频干扰。 4）逻辑电路和其他强电回路应分别接地，以防止从地线上引入干扰信号。 （2）输入端的处理 1）输入端不能直接接高于+5.5 V和低于-0.5 V的低内阻电源，否则会损坏芯片。 2）多余输入端一般不能悬空。通常与门、与非门的多余输入端可通过一个1~3 k?的上拉电阻接+VCC，或直接接+VCC，或者将多余输入端与其他使用的输入端并联；或门、或非门的多