8421译码器20070830790解读.ppt

真值表 逻辑表达式 逻辑图 将与门换成与非门，则输出为反变量，即为低电平有效。 ２、集成8421 BCD码译码器74LS42 输出为反变量，即为低电平有效，并且采用完全译码方案。 4.5.3 显示译码器 1、数码显示器 　　用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。 b=c=f=g=1，a=d=e=0时 c=d=e=f=g=1，a=b=0时 共阴极 2、显示译码器 真值表仅适用于共阴极LED 真值表 a的卡诺图 b的卡诺图 c的卡诺图 d的卡诺图 e的卡诺图 f的卡诺图 g的卡诺图 逻辑表达式 逻辑图 2、集成显示译码器74LS48 引脚排列图 功能表 辅助端功能 4.5.4 译码器的应用 1、用二进制译码器实现逻辑函数 ②画出用二进制译码器和与非门实现这些函数的接线图。 ①写出函数的标准与或表达式，并变换为与非-与非形式。 逻辑表达式 逻辑图 4.3.2 4位数值比较器 真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0和A＇与B＇的比较结果，A＇B＇、A＇B＇和A＇=B＇。A＇与B＇是另外两个低位数，设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器；3个输出信号　L1(A＞B)、L2(A＜B)、和L3(A＝B)分别表示本级的比较结果。 逻辑图 4.3.3 比较器的级联 集成数值比较器 串联扩展 TTL电路：最低4位的级联输入端A＇B＇、 A＇B＇和A＇=B＇ 必须预先分别预置为0、0、1。 CMOS电路：各级的级联输入端A＇B＇必须预先预置为0 ，最低4位的级联输入端A＇B＇和A＇=B＇ 必须预先预置为0、1。 并联扩展 本节小结 　 在各种数字系统尤其是在计算机中，经常需要对两个二进制数进行大小判别，然后根据判别结果转向执行某种操作。用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。在数字电路中，数值比较器的输入是要进行比较的两个二进制数，输出是比较的结果。 　 利用集成数值比较器的级联输入端，很容易构成更多位数的数值比较器。数值比较器的扩展方式有串联和并联两种。扩展时需注意TTL电路与CMOS电路在连接方式上的区别。　 4.4 编码器 4.4.1 二进制编码器 4.4.2 二-十进制编码器 退出 实现编码操作的电路称为编码器。 4.4.1 二进制编码器 1、3位二进制编码器 输入8个互斥的信号输出3位二进制代码 真值表 逻辑表达式 逻辑图 2、3位二进制优先编码器 在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。 设I7的优先级别最高，I6次之，依此类推，I0最低。 真值表 逻辑表达式 逻辑图 8线-3线优先编码器 如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。 2、集成3位二进制优先编码器 ST为使能输入端，低电平有效。YS为使能输出端，通常接至低位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，是控制标志。 YEX ＝0表示是编码输出； YEX ＝1表示不是编码输出。 集成3位二进制优先编码器74LS148 集成3位二进制优先编码器74LS148的真值表 输入：逻辑0(低电平）有效 输出：逻辑0(低电平）有效 集成3位二进制优先编码器74LS148的级联 16线-4线优先编码器 4.4.2 二 ～ 十进制编码器 1、8421 BCD码编码器 输入10个互斥的数码输出4位二进制代码 真值表 逻辑表达式 逻辑图 2、8421 BCD码优先编码器 真值表 逻辑表达式 逻辑图 3、集成10线-4线优先编码器 本节小结 　 用二进制代码表示特定对象的过程称为编码；实现编码操作的电路称为编码器。 　 编码器分二进制编码器和十进制编码器，各种译码器的工作原理类似，设计方法也相同。集成二进制编码器和集成十进制编码器均采用优先编码方案。 4.5 译码器 4.5.1 二进制译码器 4.5.2 二-十进制译码器 4.5.3 显示译码器 退出 4.5.4 译码器的应用 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。 4.5.1 二进制译码器 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。 二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。 1、3位二进制译码器 真值表 输入：3位二进制代码输出：8个互斥的信号 逻辑表达式 逻辑图