数字电路及系统设计ch3讲述.ppt

数字电路及系统设计 第三章 逻辑门电路 3.2半导体的开关特性 三极管的开关作用: 数字集成电路分类 3.3 .1 TTL集成逻辑门 输入全高(3.6V)，T1倒置放大，T2、T5饱和，D3、T4截止,输出为低(0.3V)。输入端有电流IiH流入，输出端有电流IoL灌入。 TTL与非门的开关速度 （2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。 2. TTL逻辑门电路的特性参数 1. 输出高电平UOH UOH(min)=2.4V 3 . 集电极开路门(OC) , 三态门(TSL) (1) OC 门 OC门进行线与时，外接上拉电阻RP的选择： 三态门在计算机总线结构中有着广泛的应用。 （a）组成单向总线，实现信号的分时单向传送. TTL多余输入端处理: (1)与, 与非: 接“1”或与已用输入端并联 3.4 CMOS集成逻辑门 CMOS的特点:管子互补,功耗低 CMOS门电路和TTL门电路相比:功耗低,抗干扰能力强,电源电压范围广,速度和TTL相近,带负载门的扇出能力强 (1)CMOS非门 CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而 成。 2.CMOS与非门 3.CMOS或非门 CMOS多余输入端处理: (1)与, 与非: 接“1”或与已用输入端并联 三态门的主要应用－实现总线传输 　　要求各门的控制端EN轮流为高电平，且在任何时刻只有一个门的控制端为高电平。 　　如有8个门，则8个EN端的波形应依次为高电平，如下所示。 三态门的应用: （b）组成双向总线，实现信号的分时双向传送。 * 当 E= 0时，门1工作，门2禁止，数据从A送到B； 当E = 1时，门1禁止，门2工作，数据从B送到A。 (2)或,或非: 接“0”或与已用输入端并联 多余或暂时不用的输入端尽量不悬空，如悬空认为“1” MOS 特点:不取用电流,功耗低 1. CMOS门电路 1．逻辑关系： （设VDD＞（VTN+|VTP|），且VTN=|VTP|） （1）当A=“0”=0V时，TN截止，TP导通。输出L≈+VDD=“1”。 （2）当A=“1”=+VDD时，TN导通，TP截止，输出L≈0V=“0”。 工作电压: 3V—18V CMOS阈值电压: Vth=1/2VDD TTL阈值电压: Vth=1.4V 工作电压: 3V—18V (2)电压传输特性 (3)工作速度 由于CMOS非门电路工作时总有一个管子导通，所以当带电容负载时，给电容充电和放电都比较快。CMOS非门的平均传输延迟时间约为10ns。 A,B中有一个为“0”, L=“1” A=B=“1”, L=“0” n个NMOS串联 n个PMOS并联 L=AB A,B中有一个为“1”, L=“0” A=B=“0”, L=“1” n个NMOS并联 n个PMOS串联 L=A+B CMOS 传输门 ①C＝0、 ，即C端为低电平（0V）、 端为高电平（＋VDD）时， TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。 ②C＝1、 ，即C端为高电平（＋VDD）、 端为低电平（0V）时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通一样，uo＝ui。 Vi: 0～5V,C=5V,C 0～3V: TN导通 2 V～5V: TP导通 2V～3V: TP,TN导通 =0 它广泛地用于采样?保持电路、斩波电路、 模数和数模转换电路中 Vi=0~+5V，控制门加 C =“0” —0V C=“1” —+5V Vi= – 5V~+5V，控制门加 C=“0”— –5V C=“1”—+5V (2)或,或非: 接“0”或与已用输入端并联 CMOS电路，多余的输入端不允许悬空，否则电路将不能正常工作。 * * 实现基本逻辑运算和复合逻辑运算的单元电路。 1 .逻辑门电路： 2 .逻辑门电路的分类： 二极管门电路 三极管门电路 TTL门电路 MOS门电路 PMOS门 CMOS门 逻辑门 电路 分立 集成 NMOS门 TTL-- 三极管-三极管 HTL– 高阈值 ECL– 射极耦合 I2L– 集成注入 3.1 概 述 3 .高、低电平产生的原理 当S闭合，vO= 当S断开，vO= 0 V + 5 V (低电平) (高电平) 理想的开关应具有两个工作状态： 接通状态： 断开状态： 要求阻抗越小越好，相当于短路（导通） 要求阻抗越大越好，相当于开路（截止） 二极管正向导通时：导通电阻很小，两端相当于短路； 1. 半导体二极管的开关状态： 二极管反向截止时