数字跑表led(电子科技大学)讲述.ppt

现代电子技术综合实验 课程简况： 课程地位：必修课（40学时） 课程内容：基于FPGA的数字系统设计 成绩构成： 作品+提问+设计报告 50% 考试 50% 上课安排：每班在2周内完成 第1周周一3、4节、晚，周三晚：统一上课 其余时间：实验室每天开放，自行到实验室完成设计，作品提交值班教师检查并作记录； 第2周周四：闭卷操作考试 同时提交设计报告（电子版） 实验项目（任选一组） 数字跑表+交通灯 数字频率计 智力抢答器 FIR滤波器 加速度计步器 DDS信号发生器 实验项目：数字跑表的设计 实验项目：数字跑表的设计 指标 1、跑表精度为0.01秒 2、跑表计时范围为：1小时 3、设置开始计时/停止计时、复位两个按钮 4、显示工作方式：用六位BCD七段数码管显示读数。显示格式： 设计方框图 模块设计 模块设计 计数器 模块设计 模块设计 显示控制设计思路 显示控制电路组成： 数码管 * * 教材 《FPGA应用实验教程》陈学英 李颖编著 ，国防工业出版社 要求 (1) 设计出符合设计要求的解决方案 (2) 设计出单元电路 (3) 利用EDA软件对各单元电路及整体 电路进行仿真 (4) 利用EDA软件在实验板上实现设计 (5) 撰写设计报告 实验项目：数字跑表的设计 所需知识 数字跑表的基本原理 ISE软件的使用（设计输入、仿真、实现） VHDL的使用 可编程逻辑器件（FPGA）的一般情况 分 秒 0.01秒 系统组成分析 计数器 分频器 石英振荡器 显示控制 开始/停止使能控制 清零控制 使能 控制 计 数 器 石英 振荡器 分 频 器 显示 控制 开始/停止按键 时间 显示 复位 按键 分频器 提供的标准信号频率是48MHz 输出信号频率分别为1KHz、100Hz 基于计数器方法实现 1 2 3 4 5 1 2 3 4 5 1 2 clkin clkout 10个 主要语句： if clkinevent and clkin = 1 then if cnt = 5 then cnt = 1; clkout =not clkout; else cnt = cnt + 1; end if; end if; 分频器实现原理 例 单级计数器 计数器级联后 由6个单级计数器级联实现 计数器级联：分为同步级联和异步级联 同步级联原理图： 异步级联原理图： 模块设计 使能控制 产生计数器的使能控制信号。 在输入信号的作用下，输出信号发生翻转 显示控制 采用动态扫描的显示方式 显示控制模块应包含一个六进制计数器、六选一数据选择器和七段译码器。 六进制计数器的时钟信号频率为1KHZ,计数输出作为位选控制信号sel(2:0) 数据选择器的地址控制信号为计数输出，数据选择器的数据端为要显示的六位数据mh(3:0),ml(3:0),sh(3:0),sl(3:0),ds(3:0),cs(3:0) 根据地址控制信号选择其中一路输出至译码器，译码器的输出作为段选控制信号led(6:0)。 根据硬件电路，需设置一个译码使能信号G，G为低电平有效。 七段 译码 Sel(2:0) 数据 选择 计数器 Clk_1khz led(6:0) mh(3:0) ml(3:0) sh(3:0) sl(3:0) ds(3:0) cs(3:0) 数码管为共阳数码管，即低电平时各字段点亮 数码管各字段如图示 a a b c d e f g dp