数电实验报告实验二利用MSI设计组合逻辑电路讲述.docx

数电实验报告 实验二 利用MSI设计组合逻辑电路 姓名： 学号： 班级： 院系： 指导老师： 2016年 目录 实验目的： 2 实验器件与仪器： 2 实验原理： 2 实验内容： 5 实验过程： 6 实验总结： 10 实验： 实验目的： 1. 熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。 2. 掌握用MSI设计的组合逻辑电路的方法。 实验器件与仪器： 1. 数字电路实验箱、数字万用表、示波器。 2. 虚拟器件：74LS00，74LS197，74LS138，74LS151 实验原理： 中规模的器件，如译码器、数据选择器等，它们本身是为实现某种逻辑功能而设计的，但由于它们的一些特点，我们也可以用它们来实现任意逻辑函数。 1. 用译码器实现组合逻辑电路 译码器是将每个输入的二进制代码译成对应的输出高、低电平信号。如3线-8线译码器。当附加控制门Gs的输入为高电平（S = 1）的时候，可由逻辑图写出。 从上式可看出。Y0-Y7同时又是S2、S1、S0这三个变量的全部最小项的译码输出。所以这种译码器也叫最小项译码器。如果将S2、S1、S0当作逻辑函数的输入变量，则可利用附加的门电路将这些最小项适当的组合起来，便可产生任何形式的三变量组合逻辑函数。 2. 用逻辑选择器实现组合逻辑电路 数据选择器的功能是从一组输入数据中选出某一个信号输出。或称为多路开关。如双四选一数据选择器74LS153 Y1和Y2为两个独立的输出端，S1和S2为附加控制端用于控制电路工作状态和扩展功能。A1、A0为地址输入端。D10、D11、D12、D13或D20、D21、D22、D23为数据输入端。通过选定不同的地址代码即可从4个数据输入端选出要的一个，并送到输出端Y。输出逻辑式可写成 其简化真值表如下表所示。 S1 A1 A0 Y1 1 X X 0 0 0 0 D10 0 0 1 D11 0 1 0 D12 0 1 1 D13 从上述可知，如果将A1A0作为两个输入变量，同时令D10、D11、D12、D13为第三个输入变量的适当状态（包括原变量、反变量、0和1），就可以在数据选择器的输出端产生任何形式的三变量组合逻辑电路。 实验内容： 1. 数据分配器与数据选择器功能正好相反。它是将一路信号送到地址选择信号指定的输出。如输入为D，地址信号为A、B、C，可将D按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6、F7。其真值表如下表所示，试用3线-8线译码器74LS138实现该电路。将74LS197连接成八进制作为电路的输入信号源，将Q1Q2Q3分别与ABC连接，D接模拟开关，静态检测正确后，用示波器观察并记录D = 1时，CP、A、B、C及F0-F7的波形。 2. LU（Logic Unit，逻辑单元）设计，在实验箱上实现。 用八选一数据选择器151设计一个函数发生器电路，它的功能如下表所示。待静态测试检查电路工作正常后，进行动态测试。将74LS197连接成十六进制作为电路的输入信号源，用示波器观察并记录CP、S1、S0、A、B、Y的波形。 3. AU（Arithmetic Unit，算术单元）设计，在实验箱上实现。 设计一个半加半减器，输入为S、A、B，其中S为功能选择口。当S = 0时输出A+B及进位；当S=1时输出A-B及借位。 （1） 利用卡诺图化简后只用门电路实现。 （2） 使用74LS138实现。 （3） 使用74LS151实现，可分两次连线单独记录和/差结果、进/借位结果、或使用两块74LS151实现。 4. ALU（Arithmetic Logic Unit，算术逻辑单元，本内容只做仿真） 用proteus设计一个六输入二输出的ALU。 六个输入包括了三个控制端和三个数据输入端。 控制端：S2、S1、S0决定ALU的8种功能，其中指定6种功能为与、或、非、异或、全加、全减，剩余功能自由拟定。 数据输入端：当ALU进行全加（全减）运算时，三个数据输入端分别为被加数（被减数）、加数（减数）、进位（借位）。当ALU进行逻辑运算（与、或、非、异或）时，三个数据输入端中的两个作为操作数的输入，另外一个可以忽略。 输出端：当ALU进行全加（全减）运算时，两个输出端分别为和（差）、进位（借位）。当ALU进行逻辑运算时，两个输出端为逻辑运算的结果和结果的取反。 一种供参考的ALU功能表： 提示：ALU的输入端接六位计数器（000000~111111）的输出。 实验过程与结果： 1. 按实验内容连接电路，先将F0-F7分别接到8个led，用单步脉冲检查电路是否连接正确。LED灯亮灭情况无误后，74LS197接10KHz方波输入信号，用示波器观察并记录下了各组信号。由于疏忽，报告里照片中只有F0-F7的波形