位十进制加法器设计报告.docVIP

一位十进制加法器设计报告 成员： 一位十进制加法器 实验目的： 1、进一步学习组合逻辑电路的设计方法； 2、学习相关芯片的使用； 3、学一位十进制加法器的原理，并设计一个一位十进制加法电路。 二、设计原理： 利用74HC283芯片，可以实现4为二进制数的相加运算，因此，对两个一位十进制数进行加运算时，应先把十进制数转化成二进制数，即进行编码，然后进行加运算，编码采用了两个8线-3线编码器串联组成的16线-4线编码器。对求和结果进行输出时，当结果是一位十进制数时，可以直接输出，而求和结果为二位十进制数时，需要将结果分成十位数字和个位数字，分别显示在两个七段数码显示器上，这就需要对输出结果进行处理，设计时用对要输出结果加六，并取后四位作为个位输出，十位输出为1。 下面分介绍电路各个部分的设计方法与功能。 译码部分： 电路设计如图一，CD4532为8线-3线译码器，输入和输出端均为高电平有效，即可以把0~7的十进制数转化为相应的二进制数输出。设计时用两片CD4532组成16线-4线译码器，当要是入一个十进制数时，在相应的输入端加高电平即可。 图一 求和部分： 求和部分电路设计如图二，74HC283为四位二进制加法器，输入和输出端均为高电平有效，可以对输入的两个十进制数转化为的二进制数进行求和，其中，C4为进位输出端，当输出结果超过15时，输出高电平。 图二 3、结果处理输出部分： 结果处理输出部分电路设计如图三，CD4585为四位二进制比较电路，输入和输出端均为高电平有效，用两片CD4585组成8位二进制比较电路，将求和结果与9比较。当结果小于9时，输出端输出为低电平，即输出为零，利用74HC283，将结果直接输出；当大于9时输出为1，对输出结果加6，并取后四位作为个位输出。当输出结果为10~15时，用作加六运算的74HC283的C4端输出为1；当结果为16~18时，用作求和的电路C4端输出为1；当结果为0~9时，二者输出均为0；以此可以控制十位输出1还是0。 图三 4、显示部分： 显示部分即将输入和求和结果显示在七段数字显示管上，电路设计如图四。74LS48为七段显示译码器，输入和输出端均为高电平有效。将74LS48接限流电阻后，接在共阴极七段数码显示器上，便可以将输出结果显示。 图四 三、总结： 通过本次仿真实验，首先学习了相关加法芯片、译码芯片、七段数字译码器等芯片的使用，学习了组合逻辑电路的设计方法、思路、过程，而且进一步学习了数字电子技术所学知识在实际中的应用，对于进一步理解掌握数字电子技术所学知识很有帮助。