位十进制定时.docVIP

4位十进制定时/减法计数集成电路TEC9410及应用 　　TEC9410是4位十进制减法定时、计数专用集成电路，采用大规模CM0S工艺制作，具有集成度高、抗干扰能力强、功能齐全、性能可靠、外围元件少等优点。可方便地组成时间继电器、定时器 和BCD码减法计数器等，广泛应用于仪器仪表与自动化控制领域。 　　1．TEC9410工作原理 　　该集成电路由振荡及分频、数码预置、4位BCD码减法计数器、七段译码驱动、LED动态扫描等电路组成 。TEC9410共有28个引脚，引脚排列如图1所示。 　　振荡和计时分频电路：TEC9410的0SC1，05C2外接32768Hz晶振，产生32768Hz基本频率。计时分频电路 产生0．01秒、1秒、1分3个时基信号。这些信号可作为4位BCD码减法计数器CP的输入脉冲。 　　4位BCD码减法计数器：4位BCD码十进制减法计数电路，置数、计数由Qc端控制，Qc＝0由拨盘开关预置 数；Qc＝1减计数，直到4位全为0，输出Zo＝1，并封锁住CP端，停止计数。 　　4位BCD码减法计数器的第二位可选择是十进制计数（T＝0），或是六进制计数（T＝1），其余3位均为十 进制计数。 　　拨盘预置电路：由外接拨盘开关和开关二极管组成，TEC9410采用串行扫描方式预置，D1～D4是位扫描 信号，S1～S4是预置数输入信号。 　　显示扫描和LED译码驱动电路。分频电路产生1kHz信号作为显示扫描电路的时钟输 　　图1 TEC941O引脚排列 　　入，显示扫描电路是一个循环移位寄存器，开机复位时，Dl为1，D2～D4为零，以后依次循环移位，在Dl ～D4信号选通下，4位BCD码计数器的数送人7段译码驱动电路进行译码，驱动LED 显示。 　　2．TEC9410的引脚功能 　　VDD，GND端（28，14脚）：28脚接电源正极，工作电压为3～6V，典型工作电压为5V，14脚为电源负极 ，通常接地。 　　Qc（9脚）：置数，计数控制端。Qc＝0置人数据；Qc＝1减计数。 　　Dl～D4（7，6，5，4脚）：LED显示扫描信号和预置数选通信号，高电平有效。 　　S1～S4（27，1，2，3脚）：拨盘预置数输人信号。 　　0SC1，0SC2（15，16脚）：外接晶体振荡器。 　　T（12脚）：4位BCD码计数器第2位控制输人端。T＝0时，第2位以十进制计数，T＝1时，第二位以六进 制计数。 　　BO（17脚），级联借位信号。当预置数减为全0时BO＝0，级联时接高位IC的CP端，不级联时悬空。 　　ZOH（25脚）：级联控制端，级联时接高位IC的ZO，当级联计数器减为全0时，控制停止计数，不级联时 悬空。 　　a～g（18～24脚）：驱动七段LED显示器的输人信号。 　　0.01s，Is，lm（（13，11，8脚）：0.01s，Is，1min时基信号输出端。 　　CP（10脚）：计数脉冲输人端，作为定时器时，可选3个时基信号中的一个输入。 　　Zo（26脚）：输出端，当4位计数器减为零时，Zo＝1，同时停止计数。 　　3．应用电路 　　TEC9410只需少量的外围元件就可构成4位十进制定时、减法计数器等。多片TEC9410级联也十分简便， 只需两根连线就可组成8位甚至更多位的减法定时、计数器。 　　如图2所示为TEC9410最基本的应用电路，用户可根据实际需要选接各控制端和输出端，13脚、11脚、8 脚输出的3种时基信号之一可作为CP（10）脚的输入脉冲，当然，CP也可以使用外部时钟信号。TEC9410用 在3位减法计数或定时，只要将D4悬空即可，如要组成99．9s的3位倒计时电路，则CP接在0.01s，将Dl悬 空即可。图中的置数电路由27，1，2，3脚及外接的4个开关S及16个隔离开关二极管组成。由Qc端9脚所加 的高低电平控制。数码显示电路是一种4位共阴极LED数码管，它们的a～g七段分别与TEC9410的对应输出 端相连，共阴极端则在TEC9410的7～4脚输出信号的控制下由VT1～VT4分时选通，以动态显示计数值。