位十进制数字频率计.docVIP

第 2 卷第 6 期 2002 年 11 月  浙江树人大学学报 JOURNAL OF ZHEJ IANG SHUREN UNIVERSITY  Vol . 2 ,No . 6 Nov. 2002  基于 FP GA/ CPLD 芯片的数字频率计设计 唐 　颖1 　阮文海2 (1. 浙江树人大学 信息科技学院 ,浙江 杭州 　310015 ;2. 浙江树人大学 轻工与环保学院 ,浙江 杭州 　310015) 摘 　要 :详细论述了利用 VHDL 硬件描述语言设计 ,并在 EDA (电子设计自动化) 工具的帮助下 , 用大规模可编程逻辑器件 ( FPGA/ CPLD) 实现数字频率计的设计原理及相关程序 。特点是 : 无论 底层还是顶层文件均用 VHDL 语言编写 ,避免了用电路图形式设计时所引起的毛刺现象 ;改变了 以往数字电路小规模多器件组合的设计方法 ,整个频率计设计在一块 FPGA/ CPLD 芯片上 ,与用 其他方法做成的频率计相比 ,体积更小 ,性能更可靠 。 关键词 :数字频率计 ;电子设计自动化 ;大规模可编程逻辑器 中图分类号 : TM935. 13 + 3 文献标识码 :A 文章编号 :1671 - 2714 (2002) 06 - 0061 - 05  0 　引 　言 FPGA/ CPLD 是一种新兴的高密度大规模可 编程逻辑器件 ,它具有门阵列的高密度和 PLD 器 件的灵活性和易用性 ,目前已成为一类主要的可 编程器件 。可编程器件的最大特点是可通过软 件编程对其器件的结构和工作方式进行重构 ,能 随时进行设计调整而满足产品升级 。使得硬件 的设计可以如软件设计一样方便快捷 ,从而改变 了传统数字系统及用单片机构成的数字系统的 设计方法 、设计过程及设计观念 ,使电子设计的 技术操作和系统构成在整体上发生了质的飞跃 。 采用 FPGA/ CPLD 可编程器件 , 可利用计算 机软件的方式对目标器件进行设计 ,而以硬件的 形式实现 。既定的系统功能 ,在设计过程中 ,可 根据需要随时改变器件的内部逻辑功能和管脚 的信号方式 , 借助于大规模集成的 FPGA/ CPLD 和高效的设计软件 ,用户不仅可通过直接对芯片 结构的设计实行多种数字逻辑系统功能 ,而且由 于管脚定义的灵活性 ,大大减轻了电路图设计和 电路板设计的工作量及难度 ,同时 ,这种基于可 编程芯片的设计大大减少了系统芯片的数量 ,缩 小了系统的体积 ,提高了系统的可靠性 。 EDA (电子设计自动化) 技术就是以计算机 为工具 ,在 EDA 软件平台上 ,对以硬件描述语言 HDL 为系统逻辑描述手段完成的设计文件 ,自动 的完成逻辑编译 、逻辑化简 、逻辑综合及优化 、逻 辑仿真 ,直至对特定目标芯片的适配编译 、逻辑 映射和编程下载等工作 (本文选用的开发工具为 Altera 公司的 MAX + PLUS Ⅱ) 。EDA 的仿真测试 技术只需要通过计算机就能对所设计的电子系 统从各种不同层次的系统性能特点完成一系列 准确的测试与仿真操作 ,大大提高了大规模系统 电子设计的自动化程度 。设计者的工作仅限于 利用软件方式 ,即利用硬件描述语言 ( 如 VHDL ) 来完成对系统硬件功能的描述 , 在 EDA 工具的 帮助下就可以得到最后的设计结果 ,这使得对整  收稿日期 :2002 - 01 - 06 作者简介 :1 . 唐颖(1955 - ) ,女 ,上海人 ,副教授 ,电子设计自动化、单片机等教学与研究 ;2 . 阮文海(1955 - ) ,男 ,浙江温岭人 ,副教授. 个硬件系统的设计和修改过程如同完成软件设 计一样方便 、高效 。 基于 EDA 技术的设计方法为“自顶向下”设 计 ,其步骤是采用可完全独立于目标器件芯片物 理结构的硬件描述语言 ,在系统的基本功能或行 为级上对设计的产品进行行为描述和定义 ,结合 多层次的仿真技术 ,在确保设计的可行性与正确 性的前提下 , 完成功能确认 。然后利用 EDA 工 具的逻辑综合功能 ,把功能描述转换为某一具体 目标芯片的网表文件 ,经编程器下载到可编程目 标芯片中 (如 FPGA 芯片) ,使该芯片能够实现设 计要求的功能 。这样 ,一块芯片就是一个数字电 路系统 。使电路系统体积大大减小 ,可靠性得到 提高 。 1 　频率计的工作原理 本文要设计一个 8 位十进制数字频率计 ,需 要由四种器件来组成 ,即 : 测频控制信号发生器 ( ZPKZH) 、有时钟使能的十进制计数器 (J SH10) 、 32 位锁存器 ( SCQ32B) 、7 段显示译码器 (L ED7) 。 因为是 8 位十进制数字频率计