实验报告计数器数码管显示学号.docVIP

实验报告5 计数器的应用 一、实验内容 设计学号后三位（126）进制的计数器，并用数码管显示出来。 二、实验原理 需要其他任意进制计数器时，只能用已有的计数器产品经过外电路的不同连接方法得到。这种接线一般并不复杂。假定已有N进制计数器，而需要得到一个M进制计数器。只要MN，就可以令N进制计数器在顺序计数过程中跳越(N-M)个状态，从而获得M进制计数器。的原理是这样的：设原有的计数器为N进制，当它从起始状态S0开始计数并接收了M个脉冲以后，电路进入SM状态。如果这时利用SM状态产生一个复位脉冲将计数器置成S0状态，这样就可以跳越(N-M)个状态而得到M进制计数器了。Cnt10（模10计数器）VHDL文件： 2、模4计数器：counter4 用于产生位选信号。 3、2-3译码器：decoder2_3 将位选信号译码为个、十、百三位。 4、3选1多路选择器：mux4_3_1 选择个、十、百三位将要输出的位数的值。 5、七段译码器：vhdl7449 将位选选择的值译成段选表示在数码管上。 6、用元件例化实现顶层文件：cnt_xuehao： 7、波形仿真 开始时，位选选择第1位，段选输出“0” 当第1个时钟上升沿到来时，位选选择第2位，段选输出“0” 当第2个时钟上升沿到来时，位选选择第3位，段选输出“0” 当第3个时钟上升沿到来时，位选选择第1位，段选输出“1” 当第4个时钟上升沿到来时，位选选择第2位，段选输出“0” 当第5个时钟上升沿到来时，位选选择第3位，段选输出“0” 当第6个时钟上升沿到来时，位选选择第1位，段选输出“1” 当第7个时钟上升沿到来时，位选选择第2位，段选输出“2” 当第8个时钟上升沿到来时，位选选择第3位，段选输出“0” 当第9个时钟上升沿到来时，位选选择第1位，段选输出“0” 当第10个时钟上升沿到来时，位选选择第2位，段选输出“3” Clk 位选信号 End time:2.0 us Period time: 10.0 ns clk1 段选信号 Clrn 清零 低电平清零 当clrn或显示到“126”时清零，重新从“000”开始计数 En 加法计数使能端 Cout 进位端 Bsg 位选位数 个十百 q 段选输出端 7、RTL viewer： 8、管脚分配 数码管上显示由“000”到“125”，到“125”后跳变至“000”，下载成功。 五、思考题 1、说明任意进制计数器的设计方法 实现状态跳越有复位法(清零法)和置位法(置数法)两种。1．清零法??? 清零法的原理是这样的：设原有的计数器为N进制，当它从起始状态S0开始计数并接收了M个脉冲以后，电路进入SM状态。如果这时利用SM状态产生一个复位脉冲将计数器置成S0状态，这样就可以跳越(N-M)个状态而得到M进制计数器了。2．置数法??? 置数法与清零法不同，它是利用给计数器重复置入某个数值的方法跳越(N-M)个状态，从而获得M进制计数器的。??? 置数法适用于具有预置数功能的集成计数器。对于具有同步预置数功能的计数器而言，在其计数过程中，可以将它输出的任何一个状态通过译码，产生一个预置数控制信号反馈至预置数控制端，在下一个CP脉冲作用后，计数器就会把预置数输入端的状态置入输出端。预置数控制信号消失后，计数器就从预置入的状态开始重新计数。lpm_counter是LPM元件库的可调参数计数器元件，其最大计数位宽为32 bit，最小计数时钟周期达8 ns(125 MHz，使用EPM7032LC44-6实现)；实现加、减或可逆计数；同步或异步清零/置数功能可选；通过参数设置，实现任意进制、输出位宽不超过32 bit的加、减或可逆同步／异步计数器。Generic类属参量是元件例化实体说明中的可选项，放在端口说明之前，为元件实体和外部环境通信的静态信息提供通道。类属参量和常数不同，常数只能从实体内部得到赋值且不能改变，而类属参量值可由实体外部提供。含generic的实体可参数化设置元件规模或特性，如端口大小、元件数目、定时特性等。 分频器的占空比设计关键是什么？ 分频器的占空比设计关键在于计数器进位输出电平翻转的时机。 偶数次分频器与奇数次分频器的VHDL设计方法主要区别有哪些？ 任意占空比的偶数分频及非等占空比的奇数分频直接由计数器或计数器的级联来完成。 如何设计0.5次分频器？ 采用1个模N的减法计数器、1个异或门、1个2分频器。