数字钟的设.docVIP

数字电子技术课程设计报告 设计题目：数字钟设计 学 院 电气与电子工程学院 班 级 学 号 姓 名 完成日期： 2015年 1 月 4 日  1 设计的目的及任务 1.1课程设计的目的 1掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法； 2进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力； 3提高电路布局﹑布线及检查和排除故障的能力； 4培养书写综合实验报告的能力。 1.2设计任务和要求 2.1设计要求 显示时,分，秒。 采用二十四小时制。 具有校时功能。可以对小时和分单独校时，对分校时的时候，停止分向小时进位。校时时钟源可以手动输入或借用电路中的时钟。 具有正点报时功能，正点前10秒开始，蜂鸣器一秒响一秒停地响五次。 为了保证计时准确，稳定，由晶体振荡器提供标准时间的基准信号。 1.2.2内容要求 ① 设计指标。 ② 画出设计的原理框图，并要求说明该框图的工作过程及每个模块的功能。 ③ 列出元器件清单，并画出管脚分配图和芯片引脚图。 ④ 画出各功能模块的电路图，加上原理说明（如2、5进制到10进制转换，10进制到6进制转换的原理，个位到十位的进位信号选择和变换等）。 ⑥ 画出总布局接线图（集成块按实际布局位置画，关键的连接应单独画出，计数器到译码器的数据线、译码器到数码管的数据线可以简化画法，但集成块的引脚须按实际位置画，并注明名称）。 ⑦ 数字钟的运行结果和使用说明。 ⑧ 设计总结：设计过程中遇到的问题及解决办法；设计过程中的心得体会；对课程设计的内容、方式等提出建议。 2 电路设计总方案及原理框图 2.1数字电子钟基本原理 数字电子钟的逻辑框图如图3-4所示。它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。 2原理框图 2—1 3单元电路设计及元器件选择 3.1六十进制计数 由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用两片74LS48N组成六十进制计数器，来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。如图3-1所示。 3-1（60进制计数构造） 3.2二十四进制计数 “24翻1”小时计数器是按照“01——02——03——……——22——23——00—— 01——02——……”规律计数的，这与日常生活中的计时规律相同。在此实验中，它是由两片74LS48N构造成的二十四计数器，利用异步清零端实现起从23——00的翻转，其中“24”为过渡状态不显示。其中，“时”十位是3进制，“时”个位是十进制。如图3-2所示. 3-2（24进制计数构造） 3.3显示器 本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。如图3-3 图3-3 3.4校时电路 当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。 通过A来调节小时。用D键来调节分。如图3-4 3.5整点报时电路 数字钟整点报时是最基本的功能之一。实验要求的是在离整点差10秒时，每隔一秒鸣叫一次，每次持续时间为一秒，共响5次，前4次为低音500Hz，最后一声为高音1000Hz。整点报时电路如图3-5所示。 3-5所示（图中报警器用指示灯来表示） 4实验结论 通过运用数字集成电路设计的24小时制的数字电子时钟，经过试验，成功实现了一下基本功能： 能准确计时，以数字形式显示时、分、秒的时间。 能实现整点报时的功能， 能定时控制，且能惊醒校正时间（通过开关A,D调时、分）。 数字电子技术课程设计 7