组成原理复习术语和简答1.docxVIP

术语解释：时钟频率CPU的主频就是CPU中的主脉冲信号的时钟频率，是CPU时钟周期的倒数。CPICPI表示执行指令所需的时钟周期数。由于指令的功能不同，所需的时钟周期数也不同，因此，对于一条特定指令而言，其CPI指执行该条指令所花的时钟周期数，此时CPI是一个确定的值；对于一个程序或一台机器来说，其CPI指该程序或该机器指令集中的所有指令执行所用的平均时钟周期数，此时CPI是一个平均值。时钟周期计算机执行指令的过程被分成若干步骤和相应的动作来完成，每一步动作都要有相应的控制信号进行控制，这些控制信号何时发出、作用时间多长，都要有相应的定时信号进行同步。因此，CPU必须能够产生同步的时钟定时信号，也就是CPU的主脉冲信号，其宽度称为时钟同期。微程序描述方式微程序是简化控制器设计的一个方法。其仿照程序设计方法，将每条指令的执行过程用一个微程序来表示，每个微程序由若干微指令组成，每条微指令相当于有限状态机中的一个状态。所有指令对应的微程序都放在一个ROM中，这个ROM称为控制存储器（Control Storage），简称控存（CS）。在微程序控制器控制下执行指令时，将每条指令对应的微程序从控存中取出，在时钟的控制下，按照一定的顺序执行微程序中的每条微指充。通常一个时钟周期执行一条微指令。微程序设计的特点：具有规整性、可维性和灵活性，但速度慢有限状态机描述方式有限状态机描述方式实现的控制器称为有限状态机控制器。其基本思想为：用一个有限状态机描述指令执行过程，由当前状态和操作码确定下一状态。每来一个时钟发生一次状态改变，不同状态输出不同的控制信号值，然后送到数据通路来控制指令的执行。字段直接编码法将微指令分成若干字段，每个字段包含若干微命令。把相斥微操作组合在同一字段，相容微操作组合在不同字段，编码时对每一字段内的微操作进行。因此，通常一条微指令中最多可同时发出的微操作数就是微命令字段的个数。虚拟存储技术程序员在一个不受物理内存空间限制并且比物理内存空间大得多的虚拟的逻辑地址空间中编写程序，就好像每个程序都独立拥有一个巨大的存储空间一样。程序执行过程中，把当前执行到的一部分程序和相应的数据调入主存，其它暂不用的部分暂时存放磁盘上。这种借用外存为程序提供的很大的虚拟存储空间称为虚拟存储器。Cache在CPU和主存之间设置一个快速小容量的存储器，其中总是存放最活跃（被频繁访问）的程序块和数据，由于程序访问的局部性特征，大多数情况下，CPU能直接从这个高速缓存中取得指令和数据，而不必访问主存。这个高速缓存就是位于主存和CPU之间的Cache动态存储器刷新DRAM的存储阵列中所有存储电容必须周期性地重新充电，这一过程称为“刷新”。“刷新”可以用“读出”的方法进行，根据读出内容对相应单元进行“重写”，即读后再生。“刷新”操作按行进行，一次可刷新一行所有元素。总线裁决在一个多主控设备的总线中，每个主控设备都能启动数据传送。因此，必须提一种机制用来决定在某个时刻由哪个设备拥有总线使用权。决定哪个主控设备能得到总线使用权的过程称为总线裁决。总线裁决分为集中式和分布式两类。中断I/O方式当外设准备好时，便向CPU发中断请求，CPU响应后，中止现行程序的执行，转入一个“中断服务程序”进行输入/出操作，实现主机和外设接口之间的数据传送，并启动外设工作。“中断服务程序”执行完后，返回原被中止的程序断点处继续执行。此时，外设和CPU并行工作。多重中断在一个中断处理（即执行中断服务程序）过程中，若又有新的中断请求发生，而新中断优先级高于正在执行的中断，则应立即中止正在执行的中断服务程序，转取处理新的中断。这种情况为多重中断，也称中断嵌套。总线总线是连接两个或多个功能部件的一组共享的信息传输线，它的主要特征就是多个部件共享传输介质。一个部件发出的信号可以被连接到总线上的其它所有部件所接收。简答题：简述单周期处理器的设计原则。每条指令都在一个时钟周期内完成。时钟周期以最长的Load指令所花时间为准。无需加临时寄存器存放指令执行的中间结果。同一个功能部件不能重复使用。控制信号在整个指令执行过程中不变，所以控制器设计简单，只要写出指令和控制信号之间的真值表。可以设计出控制器。问题根源:时钟周期以最复杂指令所需时间为准，太长！简述数据的检/纠错过程中，比较的结果有哪几种情况。①没有检测到错误，得到的数据位直接传送出去。②检测到差错，并可以纠错。数据位和比较结果一起送入纠错器，将正确数据位传送出去。?检测到错误，但无法确认哪位出错，因而不能进行纠错处理，此时，报告出错情况。简述多周期处理器的设计原则。每条指令分成多个阶段，每个阶段在一个时钟内完成；不同指令包含的时钟个数不同；阶段的划分要均衡，每个阶段只能完成一个独立、简单的功能，如：一次ALU操作、一次存储器访问、一次寄存器