计数译码显示的综合与分析.docVIP

3.9 计数译码显示的综合与分析（1） 一、实验目的 1．熟悉二—五—十进制异步中规模集成计数器74LS290的逻辑功能及使用方法。 2．了解集成电路译码器与显示器件的使用。 3．设计并实验循环模数M在100以内的任意进制计数器。 二、设计与仿真 图3.1-1是二—五—十进制异步中规模集成计数器74LS290的引线排列图，图3.9-2是其功能表。图3.9-3是用74LS290组成的6进制加法计数器的仿真电路。熟悉了74LS290的逻辑功能及使用方法后，请按下面要求完成由74LS290组成计数器的设计与仿真。 1．用74LS290设计10以内（如7）进制加法计数器，并用数字逻辑分析仪和七段BCD码译码显示器观测仿真结果。 2．（选做题目）用74LS290设计一个可编程加法计数器（模数M100），并用数字逻辑分析仪和七段BCD码译码显示器观测仿真结果。设计方法参见李忠波、袁宏等著《电子设计与仿真技术》第7.6节。 3．用两片74LS290设计一个100进制加法计数器，并用七段BCD码译码显示器观测仿真结果。设计方法参见李忠波主编《电子技术》第十二章第六节。 图3.9-1 74LS290的引线排列图 图3.9-2 74LS290的功能表 图3.9-3 6进制加法计数器的仿真电路 三、实验原理 实验采用中规模集成计数器74LS290。实验原理图如图3.9-4所示，其中74LS290是二—五—十进制异步中规模集成计数器，其引脚排列如图3.9-5。在外部将QA和CPB连接，则组成8421码十进制，计数脉冲的输入端CPA。在外部将QD和CPA连接，则组成5421码十进制，计数脉冲的输入端CPB。RD1、RD2为直接置计数“0”端，S91、S92为直接置计数“9”端，RD、S9端均高电平有效。由于74LS290内部有直接置“0”功能，因此，利用复位法可连成10以内的任意进制的计数器。74LS48是四线七段字型显示译码器/驱动器，本实验采用的显示器件为LED七段字型显示数码管，共阴极接法。 本实验的计数、译码与显示分为两组，各自独立构成一位计数、译码和显示电路。在外部将第一组的QD和第二组的CPA相连，并利用与门T4082组成两位十进制计数器。 图3.9-4 实验原理图 图3.9-5 74LS1290引线排列图 74LS 48是4线七段BCD码译码显示驱动器，使用时无需外接电阻即可直接驱动数码管，图3.9-6a是74LS 48引线排列图。图3.9-6b是共阴极七段BCD码显示器引线排列图。 图3.9-6a 74LS 48引线排列图 图3.9-6b 共阴极七段BCD码引线排列图 实验箱中有两套按图3.9-4预先连好的译码显示部分的电路，可分别与74LS290构成各自独立的一位计数、译码与显示电路，实现10以内进制计数器。也可级连起来构成两位计数、译码与显示电路，实现100以内进制计数器。 四、实验仪器设备 1．DMS综合实验箱 2．集成器件: 74LS 290、74LS48、T4082、LED七段字形数码管。 五、实验内容与步骤 1．验证74LS 290的直接置“0”和直接置“9”功能。 按图3.9-7a 和3.9-7b接线，观察数码管如何显示 a） b ） 图3.9-7 74LS290置“0” 和置“9”功能接线图 a) 置“0” 功能接线图 b) 置“9”功能接线图 2．设计8421码十进制计数器。 选其中的一组电路，将74LS290的14脚接＋5V电源，7脚接地，QA和CPB相连，RD1、 RD2 和S91、S92接地，计数脉冲的输入端为CPA，观察数码管如何显示。 3．设计8421码十进制计数器。 选其中的一组电路，将74LS290的14脚接＋5V电源，7脚接地，QA和CPB相连， S91、S92接地，计数脉冲的输入端为CPA，按照8421编码表将输出为“1”端同RD1 和RD2相连，连成10进制以内的任意进制计数器，观察数码管如何显示。（注：七进制要用T4082）。图3.9-8为六进制计数器接线图。 图3.9-8 6进制加法计数器 3．设计100进制计数器，要求用两位数码管显示，画出设计图。选两片74LS290电路，将各自的QA和CPB相连，将第一组的QD和第二组的CPA相连，两组的RD1 、RD2和S91、S92均接地，计数脉冲的输入端为CPA，观察数码管如何显示。 5．设计100以内进制的计数器。 选两片