- 1、本文档共2页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
设计同步进制加法计数器
设计同步二进制加法计数器
陈道会 0904013007 计本3
题目:设计同步二进制加法计数器
关键字:J-K触发器, CP脉冲,,计数器,电路图,波形图,相应的逻辑功能。
引言: 计数器是最常用而又典型的时序逻辑电路,其分析方法即为一般时序逻辑电路的分析方法,常用计数器有多种类型。那么如何用j-k触发器来设计一个同步二进制加法计数器呢?
摘要:
二进制计数器,异步二进制加法计数器,同步二进制加法计数器,都是计数器的一种,由二进制计数器可知,二进制计数器能按二进制的规律累计脉冲的数目,也是构成其它进制计数器的基础。一个触发器可以表示l位二进制数,表示n位二进制数就得用n个触发器。根据二进制计数器就可以设计出一个二进制加法计数器,设计过程如下所示。
正文:
J-K触发器是同步二进制加法器实现的主要触发器,主从J-K触发器,简称J—K触发器。其逻辑符号如图1所示。时钟C端加小圆圈,表示C脉冲下降沿触发翻转。状态表如表2所示。
当输入JK=00时——不管触发器原来处于何种状态,控制门的输出均为1,触发器的状态保持不变;
JK=10(或01)——若原状态处于0状态,则控制门输出均为1(或0,1),触发器保持0(1)状态不变,若原状态处于1状态,则输出分别为0,1(1),触发器状态置成0(1),即触发器一定为0(1)状态;
JK=11——若原来处于0状态,则门输出为10,触发器置成1状态,若原来处于1状态,则门输出为01,触发器置成0状态,即触发器的次态与现态相反。
特性方程为
Qn+1=Jn+Qn|C下降沿
波形图如图3所示(设Q初态为“0”)。
图1 图2 图3
目前使用的J—K触发器均为边沿触发型。
二进制计数器:二进制计数器能按二进制的规律累计脉冲的数目,也是构成其它进制计数器的基础。一个触发器可以表示l位二进制数,表示n位二进制数就得用n个触发器。同步二进制加法计数器比异步二进制计数器线路简单,工作速度较慢。同步计数器工作速度较快,电路较复杂。如图所示为同步4位二进制加法计数器的逻辑电路图。从图中可以看出计数脉冲同时供给各触发器,它们的状态变换和计数脉冲同步。图中每个触发器有多个J端和K端,各J端或各K端之间都是“与”逻辑关系。最后输入时钟脉冲,因为J-K触发器只在脉冲下降沿时才起作用,所以应输入单次下降脉冲。
计数
脉冲 现态 次态 输出 CO 0 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 0 1 0 0 2 0 0 1 0 0 0 1 1 0 3 0 0 1 1 0 1 0 0 0 4 0 1 0 0 0 1 0 1 0 5 0 1 0 1 0 1 1 0 0 6 0 1 1 0 0 1 1 1 0 7 0 1 1 1 1 0 0 0 0 8 1 0 0 0 1 0 0 1 0 9 1 0 0 1 1 0 1 0 0 10 1 0 1 0 1 0 1 1 0 11 1 0 1 1 1 1 0 0 0 12 1 1 0 0 1 1 0 1 0 13 1 1 0 1 1 1 1 0 0 14 1 1 1 0 1 1 1 1 0 15 1 1 1 1 0 0 0 0 1 各触发器输入端的逻辑表达式(驱动方程)为
J0=K0=1
J1=K1=Q0
J2=K2=Q1Q0
J3=K3= Q2Q1Q0
该计数器的状态表和波形图与异步4位二进制加法计数器相同。分析可知,n位二进制加法计数器能计的最大十进制数为2n-1。
结束语:
由电路图及真值表可知电路在输入第十六个计数脉冲CP后返回到初始的0000状态,同时进位输出端CO输出一个进位信号。因此,其逻辑功能为该电路为十六进制计数器。
您可能关注的文档
最近下载
- AP宏观经济学 2012年真题 (选择题+问答题) AP Macroeconomics 2012 Released Exam and Answers (MCQ+FRQ).pdf VIP
- 浙科版《综合实践活动》五下 第五课 活动A、我当小法官—走进法庭教案.doc
- 8.1 认识生命 课件-2024-2025学年统编版道德与法治七年级 上册 ).pptx VIP
- 化工制图教学设计(全套).docx VIP
- 2024-2030年中国氦(液氦和气态氦)行业市场发展趋势与前景展望战略分析报告.docx
- AP宏观经济学(2013年真题)全套含选择题.pdf VIP
- 自考00537中国现代文学史重点知识点汇总速记宝典.pdf
- 建积分之术筑工程之技:定积分及其应用教学实施报告.pdf
- AP宏观经济学(2015年真题)全套含选择题.pdf VIP
- 英语--倒装句讲解..ppt VIP
文档评论(0)