校园智能打铃系统的设计讲述.ppt

下课结束 打铃上课 午休时间 十六、设计结论及评价 优点：通过该程序使校园打铃智能化，时间准时，省去了人工进行打铃。 不足：没有加入间操时间 结论：本设计通过Verilog语言实现了上课和下课铃声及午休等动能，通过仿真实验进一步做了详细的验证，进而实现校园智能打铃。 谢谢大家！ 题目：校园智能打铃系统的设计 一、大作业摘要 本设计利用Altera公司的开发软件Quartus II平台，采用Verilog硬件描述语言编程的设计方法，设计系统核心电路的硬件程序，在Quartus II软件平台上进行编译和电路仿真，最后生成的目标文件下载到实验台内的FPGA芯片以实现该系统，并在实验台上对设计进行了验证。最终实现控制校园按时打铃，分为上下午上课下课铃声，带有午休时间。 二、设计的背景、目的和意义 背景：现代电子设计技术的核心是EDA(Electronic Design Automation)技术，即电子设计自动化。它是现代电子信息工程领域中的一门新技术，提供了一种基于计算机和信息技术为一体的电子系统设计方法。它的发展和推广极大地推动了电子工业的发展，并成为电子工业中不可缺少的一项主要技术。该技术的系统逻辑描述主要表达方式为硬件描述语言，设计载体为大规模可编程逻辑器件， 设计工具为可编程逻辑器件实验开发系统和计算机，通过相关开发软件，自动完成电 子系统的设计，最终形成集成电子系统或专用集成芯片 。 经过一学期Verilog语言的学习，为了加深对这门语言的理解与应用，通过几个星期的课程设计，利用自己所学的知识和各种相关文献的查询，选择了校园智能打铃系统的设计，写出相应的程序后，利用Quartus进行调试、仿真，发现并改正错误，并记仿真成功后的功能仿真图和时序仿真图。 三、设计任务及要求 在早晨8点电源自动开启，并打铃进行上课，上课时间设定为50分钟，打铃下课，下课时间为10分钟，打铃进行第二节课 ，如此反复，11点50下课，进行午休，午休时间为100分钟，13点30进行下午的课程，直至17点20下课放学 ，电源自动关闭，内部自动计时，第二天8点自动开启。 四、确定输入和输出变量 输入变量 clk ，reset ，is_en 输出变量 ring ，smg_out，smg_en 五、确定输入状态 程序开始时内部计时显示在共阳数码管上， 初始状态 ： 8点开始计时打铃。 打铃下课 午休 17点20放学电源关闭 七、输入和输出变量对应部件说明 输入变量： clk ： 总时钟信号 reset ： 复位信号 is_en ： 手动暂停， 输出变量： ring 响铃信号 smg_out; 数码管显示时间 smg_en; 数码管的使能信号 八、方案论证 方案1：基于Verilog HDL原理实现 方案2：基于单片机原理实现 确定选择方案1，理由是对单片机不了解，基于方案一便于在电脑和试验箱上进行验证，故选择方案一 九、状态机设计（状态转换图） stage1：电源开启 stage2：打铃上课 stage3：打铃下课 stage4：打铃午休 stage5：电源关闭 十、状态机设计（状态编码） module ring(clk,reset,is_en,smg_out,smg_en,ring); //4位共阳数码管 input clk; //总时钟信号 input reset; //复位信号 input is_en; //手动暂停，0-暂停计时，1-计时 output ring; //响铃信号，响铃时为0，不响时为1 output [7:0]smg_out; //数码管的8个段码 output [3:0]smg_en; //数码管的使能信号 parameter t1ms=50000; //计时1ms，50Mhz时钟下,,,,(1/50M乘上t1ms=0.001) parameter t1s=100; //计时300ms,50Mhz时钟下 parameter smg_en1=4b0111; //使能数码管1 parameter smg_en2=4b1011; //使能数码管1