进制计数器verilog.docVIP

Harbin Institute of Technology 数字电子技术基础 课程名称： 数字电子技术课程大作业 设计题目： 基于Verilog HDL语言的 519电进制计数器设计 院 系： 班 级： 设 计 者： 学 号： 指导教师： 设计时间： 2011.12.03 哈尔滨工业大学 目 录 第一章 引言………………………………………………...…3 1.1 计数器简介 ……………………………….…….………...3 1.2 用可编程逻辑器件实现基本逻辑电路…….………...……3 1.3 Verilog HDL硬件描述语言简介……………………..……4 1.4 Verilog HDL硬件描述语言主要功能简介………………..4 第二章 510进制计数器设计……………..………….………6 2.1 510进制计数器设计要求 ………………….……………...6 2.2 510进制计数器设计思路……………….………………...6 2.2.1 逻辑电路描述方法的选择 …………………………….6 2.2.2 设计流程图 …………………………………………….6 2.3 利用Quartus II软件仿真实现 ………………………………6 2.3.1新建工程count510 ………………………………………6 2.3.2设计输入 ………………………………………………...7 2.3.3 Verilog语言描述 ………………………………………...7 2.3.4仿真电路图 ………………………………………………7 2.3.5 创建波形文件 ……………………………………………8 2.3.6 Quartus II仿真设置 ……………………………………….8 2.3.7 仿真结果 ………...……………………………………….8 第三章 总结…………………………………………….………11 参考文献…………………………………………………..………12 第一章 引言 1.1 计数器简介 计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。计数器可以用来显示产品的工作状态，一般来说主要是用来表示产品已经完成了多少份的折页配页工作。它主要的指标在于计数器的位数，常见的有3位和4位的。很显然，3位数的计数器最大可以显示到999，4位数的最大可以显示到9999。 1.2 用可编程逻辑器件实现基本逻辑电路 传统的电子设计通常是自底向上的，即首先确定构成系统的最底层的电路模块或原件的结构和功能，然后根据主系统的功能要求，将它们组合成更大的功能块，使它们的结构和功能满足上层系统的要求，以此流程，逐步向上递推，直至完成整个目标系统的设计。 自底向上设计方法的特点是，必须首先关注并致力于解决系统最底层硬件的可获得性及具体目标器件的技术细节。在这个设计过程中的任一时刻，最底层目标器件的更换，如某些技术参数不满足总体要求、缺货、由于市场竞争的变化临时提出降低系统成本以及要求提高运行速度等不可预测的外部因素，都可能需要重新开始设计。因此，在某些情况下自底向上的设计方法是一种低效、低可靠性、费时费力且成本高昂的设计方法。 PLD（可编程逻辑器件）的设计为自顶向下的设计方法，只有在EDA技术得到快速发展和成熟应用的几天才成为可能。自顶向下设计方法的有效应用必须给予功能强大的EDA工具，具备集系统描述、行为描述和结构描述为一体的硬件描述语言，以及先进的ASIC制造工艺和FPGA开发技术。当今，自顶向下的设计方法已是EDA技术的首选设计方法，是ASIC和FPGA开发的主要设计手段。 目前常用的可编程数字系统设计输入方式分别为原理图输入方式、硬件描述语言输入方式和二者的混合输入方式。常见的硬件描述语言有VHDL和Verilog HDL