《数字示波器》作品解析(赵茂泰)解读.ppt

采用分离元件组成的步进延迟电路 采用专用大规模集成电路芯片组成的步进延迟电路 典型芯片之一：AD9500 主要特点： 最小Δt：10ps 内置DAC 采用ECL电路 采用分离元件组成的步进延迟电路 采用专用大规模集成电路芯片组成的步进延迟电路 AD9500的典型应用示例： 采用纯数字方法（参赛队普遍采用该方法） 设被测信号频率为10MHz，等效采样率为200MHz（5ns）。 则在顺序等效采样中，应取T=100ns，Δt=5ns 那么，……………… 上述过程可用FPGA实现，其工作时钟频率应为 200MHz 如果被测信号频率进一步提高，则FPGA的工作时钟频率也需要进一步提高。使该方法的应用有很大的限制。 2、随机等效采样方式 三、等效采样方式及实现 1、随机等效采样方式 采样时，也需要经过多次扫描，并且每次扫描的触发点是一致的。与顺序等效采样方式不同的是：每次扫描采集多个采样点，并且每次扫描的触发点与其后的第一个采样点之间的时间（t1、t2、t3 …）是随机的。 波形重组时，首先精确短时间t1、t2、t3 …，然后以触发点为基准，由计算机按时间先后的次序将数据重新排列，并写入显示存储器相应的地址单元中。 * * 《数字示波器》作品解析 一、题意分析 二、实时数字示波器的设计 三、等效采样方式及实现 四、输入电路通道的设计 五、赛况简要分析 数字示波器（本科C题） 设计并制作一台具有实时采样方式和等效采样方式的数字示波器，示意图如图所示。 1．A/D转换器最高采样速率限定为1MSa/s，并要求设计独立的取样保持电路。 2．显示部分可采用通用示波器，也可采用液晶显示器。 （1）频率范围为10Hz～10MHz，实时采样速率≤1MSa/s，等效采样速率≥200MSa/s。 （2）垂直分辨率为8bits，垂直灵敏度含1V/div、0.1V/div、2mV/div 三档。电压测量误差≤5%。在2mV/div档，输入短路时的输出噪声峰-峰值小于2mV。 （3）扫描速度含20ms/div、2μs /div、100 ns/div三档，波形周期测量误差≤5%。水平显示分辨率≥20点/ div。 1、A/D转换器最高采样速率限定为1MSa/s。 2、显示部分可采用通用示波器，也可采用液晶显示器。 题目主要要求 一、题意分析 竞赛的第1步是选题，选题要用理性分析代替凭感觉选题。 分析时，先找出主要指标，然后分析其实现的可能性。 采样速率： 单位时间内在不连续的时间点上获取模拟输入量并进行量化的次数，单位用Sa/s（ Sampling/s ）表示。 根据取样定理，采样速率应≥信号最高频率分量的2倍。 当数字示波器采用点显示方式时，为保证显示波形的分辨率， 其 “倍数”应取10～20；采用插值显示时，“倍数”应取2.5～10 数字示波器的两个重要技术指标 一、题意分析 频带宽度： 当示波器输入不同频率的等幅正弦信号时，屏幕上显示的信号幅度下降3dB所对应的输入信号上、下限频率之差，称为示波器的频带宽度，单位为MHz或GHz。 （1）频率范围为10Hz～10MHz，实时采样速率≤1MSa/s，等效采样速率≥200MSa/s。（限定A/D转换器最高采样速率为1MSa/s） （2）垂直灵敏度含1V/div、0.1V/div、2mV/div 三档。 （3）扫描速度含20ms/div、2μs /div、100 ns/div三档。 （显示屏刻度为8 div×10div，垂直分辨率为8bit，水平显示分辨率≥20点/ div） 采样与保持电路输入信号的最高频率为10MHz 设计应采用点显示方式，且采样速率≥信号最高频率分量的20倍。则当输入信号频率≤50KHz时，采用实时采样方式，当输入信号频率范围为 50KHz～50KHz时，采用等效采样方式 如果A/D转换器最大输入电压范围为0～ 2V，则输入电路中放大器的放大倍数为125倍,带宽为10MHz. 本题可分解为三个主要问题： 一、题意分析 设计一个采用实时采样方式的数字示波器，要求最高采样速率为1MSa/s，输入信号频率范围为10Hz～ 50KHz，并具有“存储/调出”、“单次触发”等功能。 设计一个采用等效采样方式的数字示波器，要求最高等效采样速率为200MSa/s，输入信号频率 50KHz ～ 10MHz。 设计一个放大倍数约125倍、带宽为10MHz的宽带宽放大器 获全国一等奖的作品均能很好地完成前两个问题，区别仅在完成第三个问题的程度不同。 现代数字示波器多数采用 ”实时采样方式+随机