实验十计数器.pptVIP

实验十三　计数器 一、实验目的 1．掌握8421BCD码计数器的工作原理，熟悉 　　其工作波形。 ２. 熟悉中规模数字集成电路的外引线排列及 　　使用方法。 ３. 熟悉移位寄存器型计数器的使用方法。 采用异步置零法接成的六进制计数器 图2-4-2电路的改进 2．移位寄存器型计数器的设计 移位寄存器型计数器中，通常有环形计数器、扭环形计数器和最大长度移位计数器等类型。它们的基本电路一般都不能实现自启动，所以实现自启动是设计移位寄存器型计数器的关键。 二、实验设备 1．THD-1型数字实验器一台; 2．SS-7802双踪示波器一台。 1．中规模集成计数器的使用 在中规模集成计数器中，二进制或十进制（8421码）加法计数器较为常见。如74HC160是比较典型的中规模同步计数器，可实现二－十分频功能，采用8421BCD码计数，为单时钟脉冲输入。74HC160除了计数功能外，还有预置数、保持、异步置零等功能。 三、实验原理 EP 5 D0 14 13 Q0 D3 16 C 3 8 CP 7 VCC 2 GND 6 11 4 ET 15 10 Q1 12 9 Q2 Q3 74HC160 D2 1 D1 LD RD 图2-4-1 74HC160 管脚图 4位同步十进制计数器74HC160功能表 保　持 L * H H * 保　持 * L H H * 计　数 H H H H 预置数 * * H L 全“Ｌ” * * L * * Q ET EP RD LD CP 输　出 输　　　入 进位输出 计数输入 D0 D1 D2 D3 EP ET CP C LD RD Q0 Q1 Q2 Q3 ＆ ＆ G 1 CP 1 74160 当计数器从0000（S0）计成Q3Q2Q1Q0＝0110（即SM）状态时，担任译码器的门G输出低电平信号给端，将计数器置零，回到0000状态。 由于置零信号随着计数器被置零而立即消失，所以置零信号持续时间极短，如果触发器的复位速度有快有慢，则可能动作慢的触发器还未来得及复位，置零信号已经消失，导致电路误动作。因此，这种接法的电路可靠性不高。 图2-4-2 进位输出 计数输入 D0 D1 D2 D3 EP ET CP C LD RD Q0 Q1 Q2 Q3 ＆ ＆ G1 1 CP 1 74160 ＆ G2 G3 Q Q 图2-4-3 　　改进电路图中的与非门G1起译码器的作用，当电路进入0110状态时，它输出低电平信号，与非门G2和G3组成了基本RS触发器，用其Q端输出的低电平作为计数器的置零信号。 　 若计数器从0000状态开始计数，则第6个计数输入脉冲上升沿到达时计数器进入0110状态，G1输出低电平，将基本RS触发器置1，Q端的低电平立刻将计数器置零。这时虽然G1输出的低电平信号随之消失了，但基本RS触发器的状态仍保持不变，因此计数器的置零信号得以维持。直到计数脉冲回到低电平以后，基本RS触发器被置零，Q端的低电平信号才消失。可见，加到计数器RD端的置零信号宽度与输入计数脉冲高电平持续时间相等。 同时，进位输出脉冲也可以从基本RS触发器的Q端引出。这个脉冲的宽度与计数脉冲高电平宽度相等。有些计数器产品中，将G1，G2，G3组成的附加电路直接制作在计数器芯片上，这样在使用时就不用外接附加电路了。 若用两块74HC160集成块连接，可得到N100的任一进制计数。 图2-4-4 十二进制计数器 计数输入 EP ET CP C LD RD Q0 Q1 Q2 Q3 74160 (1) D2 D0 D1 D3 ＆ ＆ ＆ EP ET CP C LD RD Q0 Q1 Q2 Q3 74160 (1) D2 D0 D1 D3 １ １ １ CP G1 G2 G3 Q Q 进位输出 四、实验内容及步骤 1.测试中规模同步计数器74HC160的逻辑功能 （1）按图2-4-1接线，将A、B、C、D、RD、EP、ET、LD分别插入八个逻辑开关，计数脉冲接单次脉冲，由CP输入，输出端QA、QB、QC、QD接发光二极管显示输出状态，并将它们连接到数码管的输入端，用于显示十进制数。按表2-4-2的要求测试，将结果填入表中。 表2-4-2　测试74HC160的逻辑功能 * * * * 1 1 1 1 1 * * * * * * 0 * * * * * * 1 1 1 1 2 1 0 0 0 0 * 1 1 * 1 0 0 0 * 0 1 1 * 0 1 1 0 * * 1 0 0 1 1 0 * * 0 * * 数码管显示 QA QB QC QD A B C D ET EP RD LD 计数脉冲 输　　出 输　　　入 表2-4-2　测试74HC160的逻辑功能（续