实验计数译码显示电路.pptVIP

实验九、计数译码显示电路 40161的逻辑功能 40161的时序波形图 构成任意进制计数器的方法 构成多位计数器的级联方法 CD4511BC BCD-to-7 Segment Latch/Decoder/Driver Truth Table 译码显示电路 实验内容和要求 内容1 时钟＝1Hz正方波,十进制计数译码显示电路 观测并记录十进制计数器输出Q0、Q1、Q2、Q3以及CP的波形，比较它们的时序关系。 验收 —— 演示功能 内容2. 设计一个数字钟：二十四（00－23小时）和六十（00－59分钟）进制计数译码显示电路 注意: 观测波形的方法？ 注意事项 1．电源 （VDD=＋5V、VSS=地） 核对无误，再接入！ 2．输出端切忌短路、线与！ 3．多余输入端 —— 不能悬空 4．电路图一定要标上芯片引脚号 5．芯片管脚图 芯片管脚图 * * ? 实验目的 ? 实验电路与工作原理 ? 实验内容和要求 ? 注意事项 掌握40161的逻辑功能及使用方法 掌握译码显示电路的构成及使用方法 进一步熟悉计数器输出波形的测试方法 40161的逻辑功能及使用方法 译码显示电路的构成 实验九、计数译码显示电路 ——实验电路与工作原理 4位二进制同步加计数器 表5.18.4 CC40161功能表 清零 使能 数据输入置数 进位 置数 ET=CTTETP CO=Q3Q2Q1Q0 ET CP 操作状态 0 x x x 清除 1 0 ? x 预置 1 1 ? 0 保持 1 1 ? 1 计数 CR LD D 0 D 1 D 2 D 3 CP CT P CT T Q 0 Q 1 Q 2 Q 3 CO 1 2 3 8 9 12 13 14 15 0 1 2 异步 清零 同步 清零 同步 预置 计数 保持 输出 数据输入 利用同步预置?清零 利用异步清零 优点： 清零可靠 输出没有毛刺 实验九、计数译码显示电路 —— 实验电路与工作原理 串行进位（异步） 优点：简单；缺点：速度较慢 六十进制计数器 实验九、计数译码显示电路 —— 实验电路与工作原理 构成多位计数器的级联方法 六十进制计数器 并行进位（同步） 优点：速度较快；缺点：较复杂 实验九、计数译码显示电路 —— 实验电路与工作原理 Pin Assignments for SOIC and DIP ? Connection Diagrams Top View Segment Identification Display 灯测试 灭灯 锁存 与74LS48管脚基本兼容 A3 ? A0 ? A1 ? A2 ? 七段显示译码器 *Depends upon the BCD code applied during the 0 to 1 transition of LE. X = Don’t Care 共阴七段显示器 实验九、计数译码显示电路 —— 实验电路与工作原理 公共限流电阻 实验九、计数译码显示电路 —— 实验电路与工作原理 万用表用完后，请把表笔线整理好，并按号码顺序放入柜中！ 实验10、计数译码显示电路