数字电路进制十进制计数器PPT.pptVIP

同步计数器小结： 同步计数器的特点是：在计数过程中，应该翻转的触发器是同时翻转的，不需要逐级推移。因而同步计数器的稳定时间只取决于单级触发器的翻转时间（与位数多少无关），计数速度快。由于计数脉冲要同时加到各级触发器的CP输入端，就要求给出计数脉冲的电路具有较大的驱动能力。 异步计数器小结： 异步计数器从计数脉冲进入（即计数器开始计数）到最后一个触发器翻转到规定的状态，需要花费较长的时间。计数器位数越多，累计的翻转时间越长。为了提高计数器的工作速度，采用同步式计数器。 * * 第五节 计数器 n个触发器 组合电路 CP 计数脉冲 进位输出 Q1 Q2 Qn … Z 图6.5.1 计数器的基本结构框图 (1)按模值 二进制计数器 十进制计数器 任意进制计数器 (3)按逻辑功能 (2)按存储器的状态变 化是否同时进行 同步计数器 异步计数器 加法计数器 可逆计数器 减法计数器 (1)加法计数器 ①基本结构 一、二进制计数器 1.同步二进制计数器（由SSI构成） b.TFF形式 a.CP1=CP2=…=CPn=CP 模值M=2n， 计数范围：0～2n-1 c.T1=1， d. 每一位触发器在计数脉冲作用下是否翻转，取决于比它低的所有位（在计数脉冲到来之前）是否都处于1状态。 例1 分析图6.5.2所示电路的逻辑功能。 ②电路实例 图6.5.2 JKFF构成的3位二进制同步加法计数器 写出三组方程 ： J3 = K3 = Q 1 n Q 2 n J2 = K2 = Q 1 n J1 = K1 = 1 分析电路结构 a.各触发器的激励方程 ]· CP = [ Q 1 n+1 Q 1 n Z = Q 2 n Q 1 n Q 3 n b.各触发器的次态方程 c.电路的输出方程 ]· CP = [ Q 3 n+1 Q 2 n ＋ Q 1 n Q 3 n Q 2 n Q 1 n Q 3 n ]· CP = [ Q 2 n+1 Q 2 n ＋ Q 1 n Q 2 n Q 1 n 作状态转移表 电路的逻辑功能描述 该电路是一个同步模8加法计数器电路（或3位二进制同步加法计数器）。 状态转移图 波形图 (2)减法计数器 ①基本结构 b.TFF形式 a.CP1=CP2=…=CPn=CP c.T1=1， d. 一、二进制计数器 1.同步二进制计数器（由SSI构成） 2.异步二进制计数器（由SSI构成） (1)加法计数器 ①基本结构 a.T′FF形式 c. Qi-1 下降沿触发 b.CP1=CP， CPi = Qi-1 上升沿触发 ( i=2,3,…,n ) 一、二进制计数器 例2 用DFF构成的3位二进制异步加法计数器电路，如图6.5.5所示。 ②电路实例 图6.5.5 用DFF构成的3位二进制异步加法计数器 (2)减法计数器 ①基本结构 a.T′FF形式 Qi-1 下降沿触发 b.CP1=CP， CPi = Qi-1 上升沿触发 ( i=2,3,…,n ) c. 2.异步二进制计数器（由SSI构成） 一、二进制计数器 (1) 74LS161 ①符号： 3.MSI二进制计数器 图6.5.6 74161 逻辑符号 LD：同步置数控制端 (c) 简化符号 P、T：工作模式控制端 CR：异步清0控制端 一、二进制计数器 ②功能表 表6.5.2 74161 的功能表 =0 ? ? ? ? ? 0 ? 1 1 保持 ? ? ? ? ? 1 0 1 1 计数 0000 ～ 1111 ? ? ? ? ↑ 1 1 1 1 同步并入 d0 d1 d2 d3 d0 d1 d2 d3 ↑ ? ? 0 1 异步清除 0 0 0 0 ? ? ? ? ? ? ? ? 0 功能 D0 D1 D2 D3 CP T(S2) P(S1) LD CR Q 3 n Q 2 n Q 1 n Q 0 n Q CC n Q 3 n Q 2 n Q 1 n Q 0 n Q CC n Q 3 n+1 Q 2 n+1 Q 1 n+1 Q 0 n+1 QCC=Q3Q2Q1Q0T 74161的异步级联方式 0000 0000 74161(2) 74161(1) 0000 0001 0000 1111 … 0001 0000 1111 1111 … 74161(2) 74161(1) 0 1 15 16 255 CP? CP? ③应用： 74161的同步级联方式 ③应用： 74LS163同步清0（74LS161异步清0） (2) 74LS163