微机原理及应用第3章2节2012SGQ精要.ppt

复习上次课内容 1、CPU从功能上如何划分的。 2、各寄存器的名称、用法、特定用途。 3.1 微处理器简介 微处理器的内部结构 从应用角度（不是从内部工作原理）展开 典型8位微处理器的基本结构 8088/8086的功能结构 8088/8086的寄存器结构 8088/8086的存储器结构 为学习指令系统打好基础 3.2 8086/8088的功能结构 8086CPU功能结构分成两部分: 总线接口部件BIU: 总线接口单元BIU，负责控制存贮器读写。 执行部件EU: 执行单元EU从指令队列中取出指令并执行。 特点： 取指部分和执行指令部分分开进行，提高了速度。 8088的指令执行过程 2、指令执行部件EU（Exection Unit) 8088/8086寄存器名称与功能 AX----累加器，通用寄存器 BX----基址（基数）寄存器，通用寄存器 CX----计数寄存器，通用寄存器 DX----数据寄存器，通用寄存器 SP----堆栈指针 BP----基址（基数）指针 SI----源变址指针 DI----目的变址指针 CS、DS、SS、ES----段寄存器 IP----指令指针（Instruction Pointer) PSW----状态标志（Program State Word) PSW（FLAG）有关位定义 C—进位位 P—奇偶标志（结果低8位中1的个数） A—半进位标志（低4位向高4位的进位或借位） Z—结果为零标志 S—结果符号位 T—跟踪标志（单步运行） I—中断允许标志 D—方向标志 O—溢出标志 例1、将两数相加，即0100 1100B加 0110 0101B，CF、PF、AF、ZF、SF、OF各为何值？ 复习上次课内容 1、标志状态寄存器各位的含义。 2、存储器功能。 3、物理地址和逻辑地址。 4、堆栈。 3.4 8086的存储器组织 3、逻辑段的分配 1. 公共引脚 无论在最大模式或最小模式中，都共同使用的引脚 信号作为公共引脚。 （1）AD15～AD0（Address Data Bus） 这是分时复用的地址/数据总线。传输地址时，三态 输出；传送数据时，三态输入/输出。所谓三态，除“0” 、 “1”两种状态外，还有一种浮空（高阻）状态；通常采用 三态门进行控制。 （2）A19 /S6～A16 /S3（ Address / Status ） 为分时复用的地址/状态线（三态、输出）。 （3）BHE/ S7（Bus High Enable /Status ） 高8位数据总线有效/状态复用引脚，三态，输出。 （4）RD（Read） 读信号，三态输出，低电平有效。当＝0时，表示 CPU当前正在读存储器或I/O接口。 （5）READY 准备就绪信号，输入，高电平有效。 （6）TEST 测试信号，输入，低电平有效。 （7）INTR（Interrupt Request） 可屏蔽中断请求，输入，高电平有效。当INTR＝1 时，表示外设向CPU提出中断请求，若此时中断允许标 志IF＝1，则CPU响应中断，暂停正在执行的程序，转去 执行中断服务程序。 （8）NMI（Non-Maskable Interrupt Request） 非屏蔽中断请求，输入，上升沿有效。它不受中断 允许标志IF的影响，只要NMI出现，CPU就会在结束当 前指令后，进入相应的中断服务程序。 （9）RESET 复位信号，输入，高电平有效。 （10）CLK（Clock） 时钟输入。 （11）Vcc和GND 电源和地线，电源Vcc＝＋5V,有两条地线。 （1）HOLD（Hold Request） 总线请求信号，输入，高电平有效。 （2）HLDA （Hold Acknowledge） 总线请求响应信号，输出，高电平有效。 （3）WR（Write ） 写信号，输出，三态，低电平有效。 （4）M/IO（Memory/IO） 存储器或I/O接口访问信号，三态输出。 （5）DT/R（Data Transmit/Receive） 数据发送/ 接收控制信号，三态，输出。 （6）DEN（Data Enable） 数据允许信号，三态输出，低电平有效。 （7）ALE（Address Latch Enable） 地址锁存允许信号，输出，高电平有效。 （8）INTA（Int