微机原理第6章精要.ppt

第6章 第6章：6.1 半导体存储器概述 第6章：6.1.1 半导体存储器的分类 第6章：⑴随机存取存储器RAM 第6章：⑵只读存储器ROM 掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除 6.1.2 半导体存储器的性能指标 2、存取速度 一般用最大存取时间或存取周期来描述。 存取周期愈短，其存取速度愈高 3、功耗 包括“维持功耗”和“操作功耗”。 应在保证速度的前提下尽可能减小功耗，特别是“维持功耗”。 4、可靠性 可靠性一般是指存储器抗外界电磁场、温度等因素变化干扰的能力。平均无故障间隔时间可达几千小时以上。 5、价格 第6章：6.2.1半导体存储器芯片的结构 第6章：①存储矩阵（存储体） 存储体是存储1或0信息的电路实体，它由许多个存储单元组成，可存储1位（位片结构）或多位（字片结构）二进制数据，每一位二进制数需要一个基本存储电路。 存储体中的基本电路配置成一定的阵列并进行编址，因此也叫存储矩阵。 存储芯片中基本存储电路的排列通常有：N×1、N×4、N×8三种。 存储容量与地址、数据线个数有关： 芯片的存储容量(N×M) ＝存储单元数×存储单元的位数＝2n×M n：芯片的地址线根数 M：芯片的数据线根数 地址译码器 对地址信号译码，有两种译码编址方法。 单译码方式 地址译码器只有一个，存储单元呈线性排列。译码输出的字选择线直接选中与地址码对应的存储单元。选择线数目较多，适用于小容量字结构存储器。 双译码方式 地址译码器有两个。减少芯片内的地址译码 电路，但速度慢。选择线数目较少，适用于大容量的存储器。 （1）单译码方式 （2）双译码方式 第6章：3. 片选和读写控制逻辑 片选端CS或CE 有效时，可以对该芯片进行读写操作 输出OE 输出开放引线段,高电平有效，允许芯片内数据输出 该控制端对应系统的读控制线 写WE 写开放引线段,低电平有效，控制写操作。有效时，数据进入被寻址的单元中 该控制端对应系统的写控制线 R/W 读/写控制引线端,高电平进行读操作;低电平进行写操作 4、三态双向缓冲器 第6章：6.2.2 静态RAM SRAM的基本存储单元是触发器电路; 每个基本存储单元存储二进制数1位,由6个晶体管组成; 许多个基本存储单元形成行列存储矩阵; SRAM一般采用“字结构”存储矩阵： 每个存储单元存放多位（4、8、16等） 每个存储单元具有一个地址 *1.静态基本存储单元电路 构成（6个NMOS场效应管） 工作过程 读出 字线为高电平，从位线读出数据。 写入 字线为高电平，从位线写入 *2. 静态RAM电路构成 第6章：SRAM芯片2114 第5章：SRAM芯片6264 6.2.3 动态RAM(DRAM) 1.基本存储电路 *工作过程 刷新 每隔2ms必须刷新一次。 W=1，Y=0，Q通 每行中所有数据位被读出，并放大和刷新。 由于Y=0，在数据线D不能读出数据。 动态存储器的结构及组成 2、动态存储器芯片举例 存储容量为64K×1 16个引脚： 8根地址线A7～A0 1根数据输入线DIN 1根数据输出线DOUT 行地址选通RAS* 列地址选通CAS* 读写控制WE* 3、动态RAM的刷新 　　CPU利用刷新周期进行刷新操作，刷新周期往往与读/写周期相等。根据刷新周期时间的不同，通常有三种刷新方式： （1）定时集中刷新方式。 （2）非同步的刷新方式。 （3）同步刷新方式。 第6章：6.2.4 RAM存储容量的扩展方法 第6章：存储芯片数据线的处理 若芯片的数据线正好8根： 一次可从芯片中访问到8位数据 全部数据线与系统的8位数据总线相连 若芯片的数据线不足8根： 一次不能从一个芯片中访问到8位数据 利用多个芯片扩充数据位 这个扩充方式简称“位扩充” 1、位扩展方式 用16K×1的芯片→ 16K×8的存储器 图6-11 位扩展方式连接方式 例 用1K×4的芯片→ 1K×8的存储器 第6章：存储芯片地址线的连接 芯片的地址线通常应全部与系统的低位地址总线相连 寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码” 第6章：片内译码 字扩展方式 存储系统常