stm32英文翻译分解.docx

本科毕业设计（论文）外文翻译译文学生姓名：白永飞院（系）：电子工程学院专业班级：电信1102 指导教师：许水法完成日期： 2015年 3 月 21 日STM32参考手册STM32 Reference Manual作者：STMicroelectronics起止页码： 138至152和170至180出版日期（期刊号）：2010年出版单位：STMicroelectronics外文翻译译文：STM32参考手册8 通用(GPIO)8.1 GPIO功能描述每个GPI/O端口有两个32位配置寄存器(GPIOx_CRL，GPIOx_CRH)，两个32位数据寄存器(GPIOx_IDR和GPIOx_ODR)，一个32位置位/复位寄存器(GPIOx_BSRR)，一个16位复位寄存器(GPIOx_BRR)和一个32位锁定寄存器(GPIOx_LCKR)。根据数据手册中列出的每个I/O端口的特定硬件特征， GPIO端口的每个位可以由软件分别配置成多种模式。 ─ 输入浮空─ 输入上拉─ 输入下拉─ 模拟输入─ 开漏输出─ 推挽式输出─ 推挽式复用功能─ 开漏复用功能每个I/O端口位可以自由编程，然而I/0端口寄存器必须按32位字被访问(不允许半字或字节访问)。GPIOx_BSRR和GPIOx_BRR寄存器允许对任何GPIO寄存器的读/更改的独立访问；这样，在读和更改访问之间产生IRQ时不会发生危险。下图给出了一个I/O端口位的基本结构。表17 端口位配置表表18 输出模式位8.1.1通用I/O(GPIO)复位期间和刚复位后，复用功能未开启，I/O端口被配置成浮空输入模式(CNFx[1:0]=01b，MODEx[1:0]=00b)。复位后，JTAG引脚被置于输入上拉或下拉模式：─ PA15：JTDI置于上拉模式─ PA14：JTCK置于下拉模式─ PA13：JTMS置于上拉模式─ PB4： JNTRST置于上拉模式当作为输出配置时，写到输出数据寄存器上的值(GPIOx_ODR)输出到相应的I/O引脚。可以以推挽模式或开漏模式(当输出0时，只有N-MOS被打开)使用输出驱动器。输入数据寄存器(GPIOx_IDR)在每个APB2时钟周期捕捉I/O引脚上的数据。所有GPIO引脚有一个内部弱上拉和弱下拉，当配置为输入时，它们可以被激活也可以被断开。8.1.2 单独的位设置或位清除当对GPIOx_ODR的个别位编程时，软件不需要禁止中断：在单次APB2写操作里，可以只更改一个或多个位。这是通过对“置位/复位寄存器”(GPIOx_BSRR，复位是 GPIOx_BRR)中想要更改的位写’1’来实现的。没被选择的位将不被更改。8.1.3 外部中断/唤醒线所有端口都有外部中断能力。为了使用外部中断线，端口必须配置成输入模式。更多的关于外部中断的信息，参考：● 第9.2 节：外部中断/事件控制器(EXTI)；● 第9.2.3节：唤醒事件管理。8.1.7 输入配置当I/O端口配置为输入时：● 输出缓冲器被禁止● 施密特触发输入被激活● 根据输入配置(上拉，下拉或浮动)的不同，弱上拉和下拉电阻被连接● 出现在I/O脚上的数据在每个APB2时钟被采样到输入数据寄存器● 对输入数据寄存器的读访问可得到I/O状态下图给出了I/O端口位的输入配置, 输入浮空/上拉/下拉配置(1) VDD_FT 对5伏容忍I/O脚是特殊的，它与VDD不同8.1.8 输出配置当I/O端口被配置为输出时： ● 输出缓冲器被激活─ 开漏模式：输出寄存器上的’0’激活N-MOS，而输出寄存器上的’1’将端口置于高阻状态(P-MOS从不被激活)。 ─ 推挽模式：输出寄存器上的’0’激活N-MOS，而输出寄存器上的’1’将激活P-MOS。● 施密特触发输入被激活● 弱上拉和下拉电阻被禁止● 出现在I/O脚上的数据在每个APB2时钟被采样到输入数据寄存器● 在开漏模式时，对输入数据寄存器的读访问可得到I/O状态● 在推挽式模式时，对输出数据寄存器的读访问得到最后一次写的值。下图给出了I/O端口位的输出配置。1) VDD_FT 对5伏兼容I/O脚是特殊的，它与VDD不同8.2 GPIO寄存器描述8.2.1 端口配置低寄存器(GPIOx_CRL) (x=A..E)偏移地址：0x00 复位值：0x4444 4444位31:30 27:26 23:22 19:18 15:14 11:10 7:6 3:2CNFy[1:0]：端口x配置位(y = 0…7) (Port x configuration bits)软件通过这些位配置相应的I/O端口，请参考表17端口位配置表。在输入模式(MODE[1:0]=00)：00：模拟输入模式01：浮空输入模式(复位后的状态) 10：上拉/下拉输入模式