实验15集成计数器、译码、显示电路解读.ppt

实验15 集成计数器、译码、显示电路 测试74LS192十进制可逆计数器的逻辑功能 表7-1 74LS192功能表 8421码十进制加法计数编码表 十进制加法计数器的波形图 * * 实验十二六 计数、译码、显示电路 74LS192十进制可逆计数器具有双时钟输入，可执行加、减法计数，并具有清除、置数功能。其中 -置数端，CPu-加计数端， CPd-减计数端， -非同步借位输出端， -非同步进位输出端 QA、QB、QC、QD- 计数器输出端，DA、DB、DC、DD-数据输入端，CR-清除端。 实验十二 计数、译码、显示电路 置数：CR=0，CPu、 CPd任意， =0, DADBDCDD=abcd,观察QAQBQCQD是否为abcd。 QA、QB、QC、QD- 计数器输出端，DA、DB、DC、DD-数据输入端，CR-清除端。 实验十二 计数、译码、显示电路 加计数：CR=0， = CPd=1，CPu接单次脉冲 减计数：CR=0， = CPu=1，CPd接单次脉冲 QA、QB、QC、QD- 计数器输出端，DA、DB、DC、DD-数据输入端，CR-清除端。 计数脉冲由逻辑开关提供，清零端CR、置数端 ，数据输入端DA、DB、DC、DD分别接数据开关，输出端QA、QB、QC、QD分别接实验台上译码相应输入端1、2、4、8及0-1指示器， 、 接0-1指示器，按表7-1测试74LS192的逻辑功能。 1）清除：CR=1，其他任意，QAQBQCQD=0000 2）置数：CR=0，CPu、 CPd任意， =0, DADBDCDD=abcd,观察QAQBQCQD是否为abcd。 3）加计数：CR=0， = CPd=1，CPu接单次脉冲 4）减计数：CR=0， = CPu=1，CPd接单次脉冲 CPu接连续脉冲， 用示波器观察CPu、QA、QB、QC、QD的波形，是否存在二、四、八、十分频关系。