微机原理6-基本输入输出接口解读.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 输入接口的缓冲环节 内 部 数 据 总 线 外 部 数 据 引 脚 选通 缓冲器 * 输入接口的锁存、缓冲环节 内 部 数 据 总 线 外 部 数 据 引 脚 锁存控制 锁存器 缓冲器 D C D C D C Q Q Q 选通 * 端口（PORT） I/O端口通常以其地址为标识，1个端口一般对应1个可以被用户访问的寄存器 数据寄存器——保存数据（芯片中可能含多个） 控制寄存器——保存控制信息（芯片中可能含多个） 状态寄存器——保存状态信息（芯片中可能含多个） 1个接口电路可以具有多个I/O端口，每个端口保存不同的信息（用以与CPU或外设进行信息交换） 输入端口和输出端口可以使用同一个I/O地址 * IN AL, 21H * OUT 43H, AL * 无条件传送流程 * 查询传送流程 * 中断传送流程 * DMA传送流程 * * * * * * * * * * * * * * * * * * * * * * * * 查询传送的两个环节 查询环节 寻址状态口 读取状态寄存器的标志位 若不就绪就继续查询，直至就绪 传送环节 寻址数据口 是输入，通过输入指令从数据口读入数据 是输出，通过输出指令向数据口输出数据 输入状态 就绪？ 数据交换 Y N 传送流程 接口实例 * 6.3.1 查询输入接口 -IOR +5V 8D 锁存器 8位 三态 缓冲器 译码 1位 三态 缓冲器 A0～A15 8000H 8001H D0～D7 D0 输入 设备 -IOR -STB -R Q D 两次读入数据：1、D0（状态口）， 2、D0-D7（数据口） * 查询输入接口 mov dx,8000h ;DX指向状态端口 status: in al,dx ;读状态端口 test al,01h ;测试标志位D0（al 01h) jz status ;D0＝0，未就绪，继续查询 inc dx ;D0＝1，就绪，DX指向数据端口 in al,dx ;从数据端口输入数据 * 6.3.2 查询输出接口 8D 锁存器 译码 1位 三态 缓冲器 R Q A0～A15 8000H 8001H D0～D7 D7 D +5V -ACK -IOW -IOR 输出 设备 状态口 * 查询输出接口 mov dx,8000h ;DX指向状态端口 status: in al,dx ;读取状态端口的状态数据 test al,80h ;测试标志位D7 jnz status ;D7＝1，未就绪，继续查询 inc dx ;D7＝0，就绪，DX指向数据端口 mov al,buf ;变量buf送AL out dx,al ;将数据输出给数据端口 * 6.4 中断传送方式 程序 断点 主程序 中断请求 为外设 继续执行 返回断点 传送流程 CPU在执行程序中，被内部或外部的事件所打断，转去执行一段预先安排好的中断服务程序； 服务结束后，又返回原来的断点，继续执行原来的程序 提供服务 中断服务程序入口 * 6.4.1 中断传送与接口 中断传送是一种效率更高的程序传送方式； 中断过程的完成由中断系统（硬件，如8259和CPU）和中断服务程序（软件）共同控制完成； 进行传送的中断服务程序是预先设计好的，其入口地址已知； 中断请求是外设随机向CPU提出的（时间随机）；程序执行到何位置（断点）也是随机的（地点随机）； * 中断可能来自CPU内部，也可能来自CPU外部 外部中断可分为可屏蔽中断和不可屏蔽中断 可屏蔽中断：INTR引入；-INTA响应。CPU可通过设置IF=1（开中断） 和IF=0（关中断）决定是否响应。 不可屏蔽中断：NMI。必须响应，直接激活中服，如电源掉电、奇偶校验出错、浮点运算出错等。 * CPU对中断请求的检测是有规律的：一般是在每条指令的最后一个时钟周期采样中断请求输入引脚 本章主要论述中断在输入和输出方面的应用：即中断传送 中断还有着非常广泛的应用，如程序调试（软中断）等；时钟中断：多道程序并发执行的推动力 * 三态 缓冲器 中断输入接口（向量中断） D0～D7 +5V 8D 锁存器 8位 三态 缓冲器 R Q 译码 8001H 中断向量号（8259提供） D0～D7 INTR D 输入 设备 中断允许 触发器 A0～A15 中断请求 触发器 -IOR -INTA -STB 数据口