- 1、本文档共11页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
实验一:基本逻辑门电路实验
1、 测试74LS00逻辑关系
2、 测试74LS02逻辑关系接线图
3、 测试74LS86逻辑关系接线图
见实验数据
实验二 组合逻辑电路部件实验
实验目的:
掌握逻辑电路设计的基本方法
掌握EDA工具MAX-PlusII的原理图输入方法
掌握MAX-PlusII的逻辑电路编译、波形仿真的方法
设计并实现一个4位二进制全加器
二进制全加器原理
一个n位二进制加法运算数字电路是由一个半加器和(n-1)个全加器组成。它把两个n位二进制数作为输入信号。产生一个(n+1)位二进制数作它的和。
一位加法器:
3—8译码器
实验三 时序电路设计
1:触发器实验
实验目的
1.掌握D触发器、JK触发器的工作原理。
2.学会正确使用D触发器、JK触发器。
D触发器:
JK触发器:
用D触发器DFF(或74LS74)构成的4位二进制计数器(分频器)
(1) 输入所设计的4位二进制计数器电路并编译。
(2) 建立波形文件,对所设计电路进行波形仿真。并记录Q0、Q1、Q2、Q3的状态。
(3) 对所设计电路进行器件编程。将CLK引脚连接到实验系统的单脉冲输出插孔,4位二进制计数器输出端Q0、Q1、Q2、Q3连接到LED显示灯,CLR、PRN端分别连接到实验系统两个开关的输出插孔。
(4)由时钟CLK输入单脉冲,记录输入的脉冲数,同时观测 Q0、Q1、Q2、Q3对应LED显示灯的变化情况
设计bcd加法器
设计模60加法器并显示计算结果
数字钟设计
分别设计模60计数器,模20计数器和分频器,最后组合成数字时钟
模60计数器
模24计数器
分频器
时钟设计图
文档评论(0)